乐曲演奏设计电路,可演奏不同的乐曲.长时间播放音乐.
上传时间： 2014-01-13
上传用户：15736969615
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿真器对设计做脉冲响应仿真和验证。
上传时间： 2017-01-24
上传用户：Miyuki
这个是基于单片机的对于频率计的设计。可以输出不同的频率
上传时间： 2017-01-24
上传用户：changeboy
通讯录可以把通讯资料放到里面,是新建一个自己自定义的文件类型,然后再吧资料放到里面就可以,可以按照不同的搜索放噶搜索
上传时间： 2017-01-26
上传用户：haoxiyizhong
本例是用md5做为数据校验的算法。当然你可以使用个性化的 比如des作为数字签名，那样安全性更高。
上传时间： 2014-08-24
上传用户：坏坏的华仔
数字基带信号传输系统的设计与仿真数字基带信号传输系统的设计与仿真
上传时间： 2014-01-15
上传用户：金宜
本例展示了如何利用外设TIM2来产生四路频率不同的信号。 TIM2时钟设置为36MHz，预分频设置为2，使用输出比较-翻转模式（Output Compare Toggle Mode）。 TIM2计数器时钟可表达为：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 设置TIM2_CCR1寄存器值为32768，则CC1更新频率为TIM2计数器时钟频率除以CCR1寄存器值，为366.2 Hz。因此，TIM2通道1可产生一个频率为183.1 Hz的周期信号。 同理，根据寄存器TIM2_CCR2 、TIM2_CCR3和 TIM2_CCR4的值，TIM2通道2可产生一个频率为366.3 Hz的周期信号；TIM2通道3可产生一个频率为732.4 Hz的周期信号；TIM2通道4可产生一个频率为1464.8 Hz的周期信号。 可以通过示波器观察各路输出
上传时间： 2014-01-22
上传用户：plsee
在PC机上运行cadence需要先运行命令:source filename,此处filename指.cshrc,或其他具有该文件内容但名字不同的文件,该文件必须有set DISPLAY 本机IP:0.0 语句,同时应将其他雷同设置封住.可以先从工作站上下载.cshrc文件,然后用notepad修改显示设置相,不可用其他编辑器,否则文本文件格式会不一样.记住,必须将显示器设置为256色.
标签： filename DISPLAY cadence source
上传时间： 2014-09-07
上传用户：dsgkjgkjg
OVL——基于断言的verilog验证 Verilog数字系统设计:RTL综合、测试平台与验证
上传时间： 2014-01-07
上传用户：familiarsmile
VHDL写一个转换到utopia接口的转换源程序.可以进行utopia接口的仿真试验
上传时间： 2017-02-05
上传用户：远远ssad
