使用51实现的高速电流下降沿记录
使用51实现的高速电流下降沿记录,...
使用51实现的高速电流下降沿记录,...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF...
微机键盘和单片机的接口程序,采用了上升沿触发中断服务程序,下降沿触发中断服务程序....
通过计算不了1S内下降沿个数,达到测频目的....
74hc595驱动 gcc编译 n个级连只要输出n个字节后加一个锁存时钟(下降沿)...