给定两个集合A、B，集合内的任一元素x满足1 ≤ x ≤ 109，并且每个集合的元素个数不大于105。我们希望求出A、B之间的关系。 任 务 ：给定两个集合的描述，判断它们满足下列关系的哪一种： A是B的一个真子集，输出“A is a proper subset of B” B是A的一个真子集，输出“B is a proper subset of A” A和B是同一个集合，输出“A equals B” A和B的交集为空，输出“A and B are disjoint” 上述情况都不是，输出“I m confused!”
标签：
上传时间： 2017-03-15
上传用户：yulg
说明： a) 单字符用于子站向主站传输的确认（肯定或否定）； b) 控制域是用来区别不同的帧和数据传输方向的单字节，详见第二节； c) 地址域是链路地址（一般是RTU编号），2字节，低字节在前，高字节在后； d) 帧校验是用户数据区的各字节的算术和对256的模； e) 变长帧中的L为用户数据区的长度，2个L相等； f) 变长帧中的ASDU为应用服务数据单元，详见第三节； g) 数据传输方式：是异步传输方式，11位，其中启动位为二进制0，数据位8位，一个偶校验位，一个停止位。
标签： 102
上传时间： 2016-12-14
上传用户：ts7089524
第1章 引 言产业界人士和观察家（甚至包括那些经过多年外层空间旅行刚刚返回这个世界的人）都已经很清楚，因特网（ I n t e r n e t）发展所达到的地位和其所产生的现象都不同于本世纪或上世纪所提出的任何一种技术。 I n t e r n e t的延伸和影响范围、有关 I n t e r n e t 出版物、以及包括美国在线（A O L）、美国电报电话公司（ AT & T）和微软公司等I n t e r n e t产业界的大量风险投资者，这一切都会使我们有一种纷繁迷乱的感觉。所有这些都是通过这样或那样的方式与 I n t e r n e t连接起来。I n t e r n e t也是Joe Sixpack和Fortune 1000这样的网站每天都关心、考虑和使用的唯一技术。或许I n t e r n e t是世界上少有的几个能够以相同的平等程度来对待每一个用户的实体组织之一。一个企业的首席执行官（ C E O）如果想给公司提供更好的网络服务保证，他必须建立一个专用网络。而在I n t e r n e t中，每一个人对网络的访问都是平等的。I n t e r n e t的发展并没有损害到那些在过去 1 5 0年中所发展起来的其他技术。的确，电话技术是相当重要的，它可以使我们能够在双方不见面的情况下通过声音与线路另一端的人通话。同样，汽车也改变了我们的生活，汽车的出现能够使我们在一天之内跨越更大的距离，而这个距离要比任何其他动物多出一个数量级。电灯、无线电和电视都曾经是改善我们日常生活的十分重要的技术，扩展了我们在非睡眠状态的时间，向我们传播各种信息，使我们享受更多的娱乐。我们已经在很大程度上解决了生存问题。大多数人的饭桌上有足够的食品、有温暖的住所，并且都有一个工作场所，可以每天早出晚归地工作。我们也可以不必被动地接收各种电视节目，而可以轻松地使用遥控器选择欣赏自己喜爱的频道。I n t e r n e t除了有把事情变得更好的能力外，也可能会把事情搞得更糟。在好的一方面，I n t e r n e t能够使我们在世界范围同人们进行对等通信；使我们能够访问那些存储在数以百万计的网络计算机上的几乎无限的大量信息。一些功能强大的搜索引擎能够使我们更加简单和迅速地实现对有用、有意义的信息资源的定位。不同阶段的商务活动，包括从最初的偶然兴趣直到成熟的采购定单等，都可以在 I n t e r n e t上完成。甚至于许多人已经开始幻想在将来的某天，I n t e r n e t能使我们不再需要每天早起去上班了。人们可以靠在枕头上使用一台膝上型计算机（或许将来可能出现的任何先进的计算机）通过拨接 I n t e r n e t对所有的商务活动和某些消遣娱乐进行管理和维护。在不利的一方面，I n t e r n e t也可能使我们成为有电子怪癖的人，使我们缺乏与其他人进行直接交流的能力。人们仅有的非睡眠时间都将被耗费在计算机的荧光屏前，不停地键入I n t e r n e t地址（U R L）或指向其他的超级链接。最令人不安的是，由于“等待回应（ W F R E，waiting for reply）”而浪费的时间是不可挽回的。 W F R E现象的出现是由于I n t e r n e t上太拥塞、太慢，以至于你的浏览器似乎进入了一个永久“等待回应”的状态。有时候它只是几秒钟的问题；另一些情况下可能是几分钟。你在 W F R E状态下盯着计算机荧光屏等待所花费的时间第一部分 概 述是相当大的，这些时间的总和可能会是一个令人吃惊的数字，其数量级或许是几个月甚至几年。我们所讨论的要点在于：1) Internet已经经历了巨大的增长过程，并且这种增长将会继续。2) 不论是居民用户或者是团体用户， I n t e r n e t都受到了同等的欢迎。对于后者， I n t e r n e t还意味着新的收入增长点。3) 一些实力很强并且有创造力的产业巨头正在致力于 I n t e r n e t的应用，以便为其企业自身及其消费者提供有利条件。无庸置疑，不论是偶尔对 I n t e r n e t的临时使用还是正式规范地应用I n t e r n e t，都将导致对I n t e r n e t更多的兴趣和广告宣传。与此同时，也将伴随着 I n t e r n e t应用和及其流量的成比例的增长。4) 目前I n t e r n e t的带宽和容量还是缺乏的，这导致了 I n t e r n e t上不稳定的响应时间和不可预知的性能。同时产生的问题是， I n t e r n e t是否有能力支持未来的、高带宽需求的、时延敏感的应用？或者说I n t e r n e t是否有能力支持居民对带宽容量的适度增长的需求？我们是如何进入了这样一个不稳定的状态呢？这个问题有若干答案，但其中没有一个是真正有权威性的解释，或许还有一些是可以根本不考虑的。首先， I n t e r n e t是其自身成功的一个受害者。每一天都有新的用户加入到 I n t e r n e t中，越来越多的人不停地使用浏览器通过一个We b站点搜寻他们所感兴趣的下一个 We b站点。由于访问 I n t e r n e t的价格仅是电话的市话费用附加一个适度的费率，因此并没有一个价格上的保护手段来防止某些浏览者对 I n t e r n e t资源的长时间占用。另一种资源的缺乏不一定是由于网络资源的不足引起的，而更大程度上是由于服务器的资源不足造成的。对某些服务器或服务器阵列来说，突发性的连接请求所引起的负荷和突发的频度可能大大超过了这些服务器的处理能力。这种突发的大量的连接请求一般发生在大量的客户试图同时访问同一个 We b服务器的时候。这个问题可以被认为是一个临时性的问题，因为服务器的供应商通常会不断地提供新型的内容服务器主机、负载平衡器、 We b缓存器等来使该问题得到缓解 。另一个问题是某些链路可能正好没有足够的带宽来支持业务所提供的流量负荷。这个问题的部分解决方案当然是增加更多的带宽；一些新的技术，如波分复用（ W D M）技术，似乎可以为用户提供几乎无限的带宽。所有这些我们上述所讨论的问题都是造成 I n t e r n e t及I n t r a n e t（I n t r a n e t是I n t e r n e t在企业范围内的一个著名的复制品）性能极其不稳定的重要因素。在这些问题中，有很多都已经被研究清楚了；虽然其中有些诸如价格等问题是不可能在一夜之间得到解决的，但是我们至少已经知道解决方案是存在的，并且可以在不久的将来得到应用。然而，有关I n t e r n e t性能和基于I P协议进行网络互连的最基本问题，很大程度上还在于基本 I P路由转发处理过程和该功能的实现平台。
标签： ip交换技术
上传时间： 2022-07-27
上传用户：fliang
自20世纪80年代以来，正交频分复用技术不但在广播式数字音频和视频领域得到广泛的应用，而且已经成为无线局域网标准(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其频谱利用率高，成本低等原因越来越受到人们的关注。随着人们对通信数据化、宽带化、个人化和移动化需求的增强，OFDM技术在综合无线接入领域将会获得越来越广泛的应用。人们开始集中越来越多的精力开发OFDM技术在移动通信领域的应用，本文也是基于无线通信平台上的OFDM技术的运用。 本文的所有内容都是建立在空地数据无线通信系统下行链路FPGA实现基础上的。本文作者的主要工作集中在链路接收端的FPGA实现和调试上。主要包括帧同步(时间同步)算法的研究与设计、OFDM频率同步算法的研究与设计以及同步模块、OFDM解调模块、QAM解调模块的FPGA实现。最终实现高速数字图像传输系统下行链路在无线环境中连通。 对于无线移动通信系统而言，多普勒频移、收发设备的本地载频偏差均可能破坏OFDM系统子载波之间的正交性，从而导致ICI，影响系统性能。另外，由于OFDM系统大多采用IFFT/FFT实现调制解调，因此在接收方确定FFT的起点对数据的正确解调也至关重要。同步技术即是针对系统中存在的定时偏差、频率偏差进行定时、频偏的估计与补偿，来减少各种同步偏差对系统性能的影响。在OFDM实现的关键技术中，同步技术是十分重要的一部分。本文花费了三个章节阐述了同步技术的原理、算法和实现方法。 目前OFDM系统的载波同步方案，可以归纳为三大类：辅助数据类，盲估计类和基于循环前缀的半盲估计类。本文首先分析了各种载波同步方案的优缺点，并举例说明了各个载波同步方式的实现方法。然后具体阐述了本文在FPGA平台上实现的OFDM接收端同步的同步方式，包括其具体算法和FPGA实现结构。本文所采用的帧同步和频率同步方案都是采用辅助数据类的，在阐述其具体算法的同时对算法在不同参数和不同形式下的性能做出了仿真对比分析。 OFDM的解调采用FFT算法，在FPGA上的实现是十分方便的。本文主要阐述其实现结构，重点放在提取有效数据部分有效数据位置的推导过程。最后介绍了本文实现QAM软解调的解调方法。 本文阐述算法采用先提出原理，然后给出具体公式，再根据公式中的系数和变量分析算法性能的方式。在阐述实现方式时首先给出实现框图，然后对框图中比较重要或者复杂的部分进行详细阐述。在介绍完每个模块实现方式之后给出了仿真或者上板结果，最后再给出整体测试结果。
上传时间： 2013-06-26
上传用户：希酱大魔王
同步技术在许多通讯系统中都是至关重要的，而WCDMA作为第三代移动通信的标准之一，对其同步算法进行研究是非常必要的。FPGA在许多硬件实现中充当了很重要的角色，所以研究如何在FPGA上实现同步算法是非常具有实际意义的。 本文讨论了三步小区搜索的算法，仿真了其性能，并且对如何进行算法的FPGA移植展开了深入的讨论。 本文对三步小区搜索的算法按照算法计算量和运算速度的标准分别进行了比较和讨论，并以节省资源和运行稳定为前提进行了FPGA移植。最终在主同步中提出了改进型的PSC匹配滤波器算法，在FPGA上提出了采用指针型双口RAM的实现方式；在辅同步中提出了改进型PFHT算法并采用查表遍历算法判决，在FPGA上提出了用综合型逻辑方式来实现；在导频同步中采用了移位寄存器式扰码生成算法，并引入了计分制判决算法。 与以往的WCDMA同步的FPGA实现相比，本文提出的实现方案巧妙地利用了FPGA的并行运算结构，在XILINX的V4芯片上只用了500个slice就完成了整个小区搜索，最大限度地节省了资源，为小区搜索在FPGA中的模块小型化提供了途径。
上传时间： 2013-08-05
上传用户：leileiq
高级数据链路控制规程，是由ISO开发，面向比特的数据链路层协议，具有差错检测功能强大、高效和同步传输的等特点，是通信领域中应用最广泛的协议之一。随着大规模电路的集成度和工艺水平不断提高，ARM处理器上的高级数据链路控制器外设，几乎涵盖了HDLC规程常用的大部分子集。利用ARM芯片对HDLC通信过程进行控制，将具有成本低廉、灵活性好、便于扩展为操作系统下的应用程序等优点。本文在这一背景下，提出了在ARM下实现链路层传输的方案，在方案中实现了基于HDLC协议子集的简单协议。 本文以嵌入式的高速发展为背景，对基于ARM核微处理器的链路层通信规程进行研究，阐述了HDLC帧的结构、特点和工作原理，提出了在ARM芯片上实现HDLC规程的两种方法，同时给出其设计方案、关键代码和调试方法。其中，重点对无操作系统时中断模式下，以及基于操作系统时ARM芯片上实现HDLC规程的方法进行了探讨设计。
标签： ARM 高级数据链路控制规程
上传时间： 2013-08-04
上传用户：时代将军
随着全球经济不断增长和信息技术持续发展，越来越多用户提出了对数据、语音和视讯等宽带接入业务的需求。传统的接入网技术己成为新一代宽带通信网络建设的瓶颈，通信网络的宽带化成为一个必然的趋势。在众多新兴的接入技术中，宽带无线接入技术以其特有的优势成为近年来通信技术市场的最大亮点。基于IEEE802．16e的WiMAX技术作为一种面向无线城域网(WMAN)的宽带接入方案，正以其优异的性能和广阔的市场前景而倍受关注。 本文是基于WiMAX技术的网络终端的设计，根据IEEE802.16e协议，物理层需要对收发信息进行编解码、调制解调等的处理，其中包含很多运算密集的算法；这些处理有些适合硬件逻辑实现，有些适合数字信号处理器实现，所以设计采用了FPGAs+DSPs的实现方式。考虑对接收和发送数据的不同处理，在详细分析上行和下行链路的工作过程的基础上，对模块的进行了详细划分，并对系统的FPGA部分进行了详细设计。 设计中本文充分考虑了FPGA和DSP之间处理的优缺点，并注意避免器件之间通信的复杂化，在满足器件之间数据流量的同时，尽量使数据流向简单化，避免了延时增加和接口带宽调度的复杂化。最终整个设计完成完整的802.16e网络终端的物理层基带处理功能。
上传时间： 2013-06-01
上传用户：123456wh
MSP430系列flash型超低功耗16位单片机MSP430系列单片机在超低功耗和功能集成等方面有明显的特点。该系列单片机自问世以来，颇受用户关注。在2000年该系列单片机又出现了几个FLASH型的成员，它们除了仍然具备适合应用在自动信号采集系统、电池供电便携式装置、超长时间连续工作的设备等领域的特点外，更具有开发方便、可以现场编程等优点。这些技术特点正是应用工程师特别感兴趣的。《MSP430系列FLASH型超低功耗16位单片机》对该系列单片机的FLASH型成员的原理、结构、内部各功能模块及开发方法与工具作详细介绍。MSP430系列FLASH型超低功耗16位单片机 目录 第1章 引 论1.1 MSP430系列单片机1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 结构概述2.1 引 言2.2 CPU2.3 程序存储器2.4 数据存储器2.5 运行控制2.6 外围模块2.7 振荡器与时钟发生器第3章 系统复位、中断及工作模式3.1 系统复位和初始化3.1.1 引 言3.1.2 系统复位后的设备初始化3.2 中断系统结构3.3 MSP430 中断优先级3.3.1 中断操作--复位/NMI3.3.2 中断操作--振荡器失效控制3.4 中断处理 3.4.1 SFR中的中断控制位3.4.2 中断向量地址3.4.3 外部中断3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗应用的要点23第4章 存储空间4.1 引 言4.2 存储器中的数据4.3 片内ROM组织4.3.1 ROM 表的处理4.3.2 计算分支跳转和子程序调用4.4 RAM 和外围模块组织4.4.1 RAM4.4.2 外围模块--地址定位4.4.3 外围模块--SFR4.5 FLASH存储器4.5.1 FLASH存储器的组织4.5.2 FALSH存储器的数据结构4.5.3 FLASH存储器的控制寄存器4.5.4 FLASH存储器的安全键值与中断4.5.5 经JTAG接口访问FLASH存储器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序计数器PC5.1.2 系统堆栈指针SP5.1.3 状态寄存器SR5.1.4 常数发生寄存器CG1和CG25.2 寻址模式5.2.1 寄存器模式5.2.2 变址模式5.2.3 符号模式5.2.4 绝对模式5.2.5 间接模式5.2.6 间接增量模式5.2.7 立即模式5.2.8 指令的时钟周期与长度5.3 指令组概述5.3.1 双操作数指令5.3.2 单操作数指令5.3.3 条件跳转5.3.4 模拟指令的简短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 无符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 无符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的软件限制6.4.1 寻址模式6.4.2 中断程序6.4.3 MACS第7章 基础时钟模块7.1 基础时钟模块7.2 LFXT1与XT27.2.1 LFXT1振荡器7.2.2 XT2振荡器7.2.3 振荡器失效检测7.2.4 XT振荡器失效时的DCO7.3 DCO振荡器7.3.1 DCO振荡器的特性7.3.2 DCO调整器7.4 时钟与运行模式7.4.1 由PUC启动7.4.2 基础时钟调整7.4.3 用于低功耗的基础时钟特性7.4.4 选择晶振产生MCLK7.4.5 时钟信号的同步7.5 基础时钟模块控制寄存器7.5.1 DCO时钟频率控制7.5.2 振荡器与时钟控制寄存器7.5.3 SFR控制位第8章 输入输出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中断控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口逻辑第9章 看门狗定时器WDT9.1 看门狗定时器9.2 WDT寄存器9.3 WDT中断控制功能9.4 WDT操作第10章 16位定时器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定时器模式控制10.2.2 时钟源选择和分频10.2.3 定时器启动10.3 定时器模式10.3.1 停止模式10.3.2 增计数模式10.3.3 连续模式10.3.4 增/减计数模式10.4 捕获/比较模块10.4.1 捕获模式10.4.2 比较模式10.5 输出单元10.5.1 输出模式10.5.2 输出控制模块10.5.3 输出举例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕获/比较控制寄存器CCTLx10.6.4 Timer_A中断向量寄存器10.7 Timer_A的UART应用 第11章 16位定时器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定时器长度11.2.2 定时器模式控制11.2.3 时钟源选择和分频11.2.4 定时器启动11.3 定时器模式11.3.1 停止模式11.3.2 增计数模式11.3.3 连续模式11.3.4 增/减计数模式11.4 捕获/比较模块11.4.1 捕获模式11.4.2 比较模式11.5 输出单元11.5.1 输出模式11.5.2 输出控制模块11.5.3 输出举例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕获/比较控制寄存器CCTLx11.6.4 Timer_B中断向量寄存器第12章 USART通信模块的UART功能12.1 异步模式12.1.1 异步帧格式12.1.2 异步通信的波特率发生器12.1.3 异步通信格式12.1.4 线路空闲多机模式12.1.5 地址位多机通信格式12.2 中断和中断允许12.2.1 USART接收允许12.2.2 USART发送允许12.2.3 USART接收中断操作12.2.4 USART发送中断操作12.3 控制和状态寄存器12.3.1 USART控制寄存器UCTL12.3.2 发送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率选择和调整控制寄存器12.3.5 USART接收数据缓存URXBUF12.3.6 USART发送数据缓存UTXBUF12.4 UART模式，低功耗模式应用特性12.4.1 由UART帧启动接收操作12.4.2 时钟频率的充分利用与UART的波特率12.4.3 多处理机模式对节约MSP430资源的支持12.5 波特率计算 第13章 USART通信模块的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的从模式13.2 中断与控制功能 13.2.1 USART接收/发送允许位及接收操作13.2.2 USART接收/发送允许位及发送操作13.2.3 USART接收中断操作13.2.4 USART发送中断操作13.3 控制与状态寄存器13.3.1 USART控制寄存器13.3.2 发送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率选择和调制控制寄存器13.3.5 USART接收数据缓存URXBUF13.3.6 USART发送数据缓存UTXBUF第14章 比较器Comparator_A14.1 概 述14.2 比较器A原理14.2.1 输入模拟开关14.2.2 输入多路切换14.2.3 比较器14.2.4 输出滤波器14.2.5 参考电平发生器14.2.6 比较器A中断电路14.3 比较器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比较器A应用14.4.1 模拟信号在数字端口的输入14.4.2 比较器A测量电阻元件14.4.3 两个独立电阻元件的测量系统14.4.4 比较器A检测电流或电压14.4.5 比较器A测量电流或电压14.4.6 测量比较器A的偏压14.4.7 比较器A的偏压补偿14.4.8 增加比较器A的回差第15章 模数转换器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC内核15.2.2 参考电平15.3 模拟输入与多路切换15.3.1 模拟多路切换15.3.2 输入信号15.3.3 热敏二极管的使用15.4 转换存储15.5 转换模式15.5.1 单通道单次转换模式15.5.2 序列通道单次转换模式15.5.3 单通道重复转换模式15.5.4 序列通道重复转换模式15.5.5 转换模式之间的切换15.5.6 低功耗15.6 转换时钟与转换速度15.7 采 样15.7.1 采样操作15.7.2 采样信号输入选择15.7.3 采样模式15.7.4 MSC位的使用15.7.5 采样时序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 转换存储寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中断标志寄存器ADC12IFG.x和中断允许寄存器ADC12IEN.x15.8.5 中断向量寄存器ADC12IV15.9 ADC12接地与降噪第16章 FLASH型芯片的开发16.1 开发系统概述16.1.1 开发技术16.1.2 MSP430系列的开发16.1.3 MSP430F系列的开发16.2 FLASH型的FET开发方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 标准复位过程和进入BSL过程16.3.2 BSL的UART协议16.3.3 数据格式16.3.4 退出BSL16.3.5 保护口令16.3.6 BSL的内部设置和资源附录A 寻址空间附录B 指令说明B.1 指令汇总B.2 指令格式B.3 不增加ROM开销的模拟指令B.4 指令说明（字母顺序）B.5 用几条指令模拟的宏指令附录C MSP430系列单片机参数表附录D MSP430系列单片机封装形式附录E MSP430系列器件命名
上传时间： 2014-04-28
上传用户：sssnaxie
编程题（15_01.c） 结构 struct student { long num char name[20] int score struct student *next } 链表练习： (1).编写函数struct student * creat(int n),创建一个按学号升序排列的新链表,每个链表中的结点中 的学号、成绩由键盘输入，一共n个节点。 (2).编写函数void print(struct student *head),输出链表，格式每行一个结点，包括学号，姓名,分数。 (3).编写函数struct student * merge(struct student *a,struct student *b), 将已知的a,b两个链表 按学号升序合并，若学号相同则保留成绩高的结点。 (4).编写函数struct student * del(struct student *a,struct student *b),从a链表中删除b链表中有 相同学号的那些结点。 (5).编写main函数，调用函数creat建立2个链表a,b,用print输出俩个链表；调用函数merge升序合并2个 链表，并输出结果；调用函数del实现a-b,并输出结果。 a: 20304,xxxx,75, 20311,yyyy,89 20303,zzzz,62 20307,aaaa,87 20320,bbbb,79 b： 20302,dddd,65 20301,cccc,99 20311,yyyy,87 20323,kkkk,88 20307,aaaa,92 20322,pppp,83
上传时间： 2016-04-13
上传用户：zxc23456789
HUSPA是WCDMA在R6版本中的新技术，本文对其上下行链路进行了仿真
上传时间： 2014-01-06
上传用户：gut1234567
