管理就这么简单，管理大师迈克尔·B·波特先生的最新力作，推荐。
标签：
上传时间： 2016-02-18
上传用户：小眼睛LSL
检测喷轨的发生器程序，也可以当作一个方波发生器使用
上传时间： 2016-04-05
上传用户：wangchong
verilog 我自己写得按单脉冲发生器，通过了综合和仿真，和频率可变的正弦波发生器，
上传时间： 2013-12-17
上传用户：baiom
用Multisim设计的，占空比可调的三角波发生器，看到网上有许多人在找，于是就发上来咯！
标签： Multisim
上传时间： 2014-12-01
上传用户：liuchee
题目：古典问题：有一对兔子，从出生后第3个月起每个月都生一对兔子，小兔子长到第三个月后每个月又生一对兔子，假如兔子都不死，问每个月的兔子总数为多少？ //这是一个菲波拉契数列问题 public class lianxi01 { public static void main(String[] args) { System.out.println("第1个月的兔子对数: 1"); System.out.println("第2个月的兔子对数: 1"); int f1 = 1, f2 = 1, f, M=24; for(int i=3; i<=M; i++) { f = f2; f2 = f1 + f2; f1 = f; System.out.println("第" + i +"个月的兔子对数: "+f2); } } } 【程序2】 题目：判断101-200之间有多少个素数，并输出所有素数。 程序分析：判断素数的方法：用一个数分别去除2到sqrt(这个数)，如果能被整除， 则表明此数不是素数，反之是素数。 public class lianxi02 { public static void main(String[] args) { int count = 0; for(int i=101; i<200; i+=2) { boolean b = false; for(int j=2; j<=Math.sqrt(i); j++) { if(i % j == 0) { b = false; break; } else { b = true; } } if(b == true) {count ++;System.out.println(i );} } System.out.println( "素数个数是: " + count); } } 【程序3】 题目：打印出所有的 "水仙花数 "，所谓 "水仙花数 "是指一个三位数，其各位数字立方和等于该数本身。例如：153是一个 "水仙花数 "，因为153=1的三次方＋5的三次方＋3的三次方。 public class lianxi03 { public static void main(String[] args) { int b1, b2, b3;
上传时间： 2017-12-24
上传用户：Ariza
模拟电子Multisim仿真电路仿真实验150例Multisim工程源码RCL无源谐振滤波器.ms8RLC无源低通滤波器.ms8从零起调的稳压电源.ms8共发射极固定偏置电路1.ms8共发射极固定偏置电路2.ms8共发射极简单.ms8共发射极简单偏置电路1.ms8共发射极简单偏置电路2.ms8共基极固定.ms8共基极固定电路.ms8共基极简单电路.ms8共集电极固定电路.ms8共集电极射极跟随器.ms8减法器.ms8切比雪夫低通滤波器.ms8加法器.ms8单电源差放.ms8双电源差放.ms8反相放大器.ms8反相过零比较器.ms8同相放大器.ms8回差比较器.ms8微分器.ms8有源低通滤波器.ms8有源带通滤波器.ms8有源谐振滤波器.ms8有源陷波器.ms8有源高通滤波器.ms8标准三角波发生器.ms8积分器.ms8简易波形发生器.ms8跟随器.ms8过零比较器.ms8门限比较器.ms8非零起调稳压电源.ms8-------
上传时间： 2021-12-11
上传用户：
用multisim设计的电路文件，采用ne555及电阻电容构成50%占空比的方波发生电路，调节电阻可以实现频率可调
上传时间： 2022-07-09
上传用户：d1997wayne
SA4828 是由英国MITEL 公司推出的一种三相脉宽调制波发生器，它采用不对称规则采样SPWM算法，通过存储在片内ROM 中的调制波与片内产生的三角形载波比较，生成SPWM输出脉冲。SA4
上传时间： 2013-04-24
上传用户：清风冷雨
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
