专辑类-传感器专辑-87册-901M 传感器原理-设计与应用（第三版）-356页-10.9M-PDF版.zip
上传时间： 2013-04-24
上传用户：pscsmon
目前,在电压互感器设计中,虽有人进行过可靠性设计利优化设计方面的研究,但采用的方法仍为传统方法.本文采用现代设计方法,它将有限元分析、可靠性设计技术利优化设计技术有机的结合起来,因此采用现代设计方法得到的方案比利用传统设计方法设计出的方案更加经济合理.首先,本文简单介绍了电压互感器的原理,描述了电压互感器的分类、基本参数和误差分析.第二,本文研究了电磁场有限元分析原理,介绍了麦克斯韦方程和电磁场微分方程.本文采用大型通用有限元分析软件ANSYS对电压互感器进行二维电磁场有限元分析,对电压互感器建立了有限元数学模型和网格剖分,对有限元模型加载了边界条件并进行了求解.研究了二维磁场分析单元PLANE53单元利电路模拟单元CIRCU124单元的特点及使用方法.第三,对电压互感器的瓷套部分进行了可靠性设计.瓷套所受的弯曲负荷应力很多,主要包括:风力负荷产生的弯曲应力,地震负荷产生的弯曲应力,产品运输中倾斜产生的弯曲应力.本文研究了瓷套的应力分布的确定方法,将多种应力叠加在一起,推出了应力分布参数的计算公式.瓷套的应力、强度利各设计变量均可认为服从正态分布,在设计时作为正态分布变量处理.本文应用应力-强度干涉理论,对电压互感器瓷套的可靠性设计方法进行了研究.第四,研究了ANSYS软件的优化设计模块,研究了采用ANSYS软件进行优化设计的步骤和优化工具及方法.利用ANSYS软件的参数化设计语言与其OPT模块,实现了有限元数值计算与优化设计的有机结合.并以额定一次电压35KV,额定二次电压100V,额定频率50HZ的电压互感器为例,进行了有限元分析计算利优化设计.根据电压互感器产品设计的实际情况,确定设计变量为绕组导线规格和铁心结构尺寸.优化循环结束以后,可以选择列出所有参数的数值,也可以只列出优化变量,可以用图显示指定的参数随序列号的变化情况,通过多方案的比较,得到最优方案.将现代设计方法应用于生产厂家,可节省研究开支,大大缩短开发周期,减少计算误差,减少试验费用,降低成本,提高产品的可靠性,因此本项目的研究具有良好的经济效益和社会效益.
上传时间： 2013-06-10
上传用户：tuilp1a
舰船、飞机、移动通讯、石油钻井平台等独立系统中有许多交直流电力并存的场合，需要实现发供电系统的小型化、高功率密度、高可靠性以及高品质。常规的电励磁发电机因为带有电刷使供电系统的运行安全存在隐患，并且励磁机的使用增加了电机的体积和损耗。为使系统节能高效，本文设计并制作了应用于独立交直流电力系统的交直流永磁同步发电机。永磁电机定子上带有三套三相绕组，一套绕组用于提供交流电力，其余的两套绕组相位互差30度电角度，接整流器为直流负载供电。文中对电机的设计以及电机的基本性能进行探讨。为了减小永磁发电机的电压调整率，在电机的交轴与电机的永磁磁极尾部之间加一软磁材料，通过增加电机负载时的交轴电抗压降，来改善电机的电压调整率。 首先，针对永磁电机设计的特殊性，应用二维有限元法计算电机的电磁场以确定电机的主要尺寸，并讨论了不同软磁材料尺寸对电机的影响。文中还根据电磁场的计算结果，应用傅立叶级数计算了电机的空载感应电动势以用于预测电机的性能，使用能量摄动法计算了计及饱和、槽影响下的电机电感参数。考虑到永磁材料的温度性能问题，应用电磁场和温度场耦合的方式计算了电机稳态时的温度场。 然后，为了了解永磁同步发电机的主要电磁关系，研究了电机的数学模型，推导了考虑漏磁时具有三套互差一定电角度三相绕组的永磁发电机在dq0坐标系下的方程，可以看到，在dq0坐标系下电机的电感参数为常数。这样，利用这个特性，在对电机运行性能进行研究时，可以得到简化电磁方程。根据电机稳态运行时的方程，得到了电机的向量图。 因为带有多套绕组的永磁电机中含有较多的谐波，而采用dq0坐标系下的方程会忽略掉气隙磁场中的谐波分量，为了对电机的仿真更加精确，电机仿真时采用电机在ABC坐标系下的基本电磁方程。应用Matlab/SimPowerSystems中的模块搭建电机的仿真模型，永磁体的影响用感应电动势来表示。根据仿真结果与样机试验结果的比较发现，两者吻合良好。 另外，本文还设计了一台电励磁的交直流发电机，电磁设计结果表明，永磁电机在体积、重量、效率方面都很有优势。
上传时间： 2013-04-24
上传用户：ynzfm
随着市场经济和现代化工业的发展，能源短缺和环境污染，已经成为制约人类社会健康发展的两大重要因素。新能源的开发与利用愈来愈受到重视，太阳能以其清洁环保、蕴藏丰富等优点逐步得到了开发利用。光伏逆变电源作为太阳能利用中主要的能量变换装置，是目前研究和发展的重要环节。 本课题研究的是可并网三相光伏逆变电源，以追求体积小、效率高、精度大、方便实用为目的，采用了DC—HFAC—DC—LFAC三级功率传输架构，设计中使用了SPWM技术、SVPWM技术、内高频环技术、DSP数字控制技术和数字锁相环技术等前沿实用技术。 直流DC—DC变换器采用内高频环技术，既实现了电气隔离又大大的减小了装置体积。这一部分本文不做涉及，本文所涉及的内容为本系统的DC—AC逆变电源部分，本论文的主要内容如下： 首先，分析了几种DC—AC逆变器的主电路拓扑结构，根据其优缺点与实际应用需要，选择三相四桥臂结构作为本文主电路结构，满足了电网负载的不平衡性。在选择了三相四桥臂结构的基础上，选取两种最新的SVM控制方法：基于三态滞环的瞬时空间电流相量控制法与二维空间矢量控制法，对两种方法作出详细分析比较，根据实用性原则，选取二维空间矢量控制法作为本文的控制方法。 其次，选取了主控芯片TI公司的TMS320F2812，电路中的功能尽量数字化实现，既控制了电路体积，又大大提高了系统的安全性与可靠性。设计了本系统的控制电路、驱动电路、缓冲电路、保护电路、滤波器电路等系统电路，本系统所有硬件电路均设计完毕。为了验证设计的正确性，大部分电路都用ORCAD—Pspice仿真软件进行仿真验证，小部分电路搭建实际电路，设计电路都能达到系统设计要求。 随后，简单介绍了DSP编程环境CCS。详细分析了SVPWM的工作原理，并给出二维空间矢量法在DSP中的实现方法。介绍几种MPPT方法，并选取本课题所选用的方法。 最后，给出系统仿真，分析了重点模块，得到了仿真结果。 关键词：光伏并网电源、空间矢量脉宽调制、内高频环、三相四桥臂
上传时间： 2013-05-19
上传用户：520
随着数字化技术的飞速发展，数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据，视频通信需要占用更多的带宽资源，因此为了实现在带宽受限的条件下的传输，视频源必须经过大量压缩。尽管现在的网络状况不断地改善，但相对与快速增长的视频业务而言，网络带宽资源仍然是远远不够的。2003年3月，新一代视频压缩标准H．264/AVC的推出，使视频压缩研究进入了一个新的层次。H．264标准中包含了很多先进的视频压缩编码方法，与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下，H．264的编码效率比H．263提高了一倍左右，并且有更好的网络友好性。然而，高编码压缩率是以很高的计算复杂度为代价的，H．264标准的计算复杂度约为H．263的3倍，所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H．264标准的研究背景，分析了国内外H．264硬件系统的研究现状，并介绍了本文的主要工作。 @@ 接着对H．264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H．264块匹配运动估计算法进行研究，对经典的块匹配运动估计算法通过对比分析，三步、二维等算法在搜索效率上优于全搜索算法，而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点，提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析，对硬件寻址进行了研究。通过一次完整的全搜索数据流分析，改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分；然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词：H．264；FPGA；QuartusⅡ；帧间预测；运动估计；块匹配
上传时间： 2013-04-24
上传用户：zttztt2005
离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等国际标准所采用。由于其计算量较大，软件实现往往难以满足实时处理的要求，因而在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的8×8二维DCT/IDCT处理核的硬件实现。 本文首先介绍了DCT和IDCT在图像处理中的作用和原理，详细说明了DCT变换实现图像压缩的过程，并与其它变换比较说明了用DCT变换实现图像压缩的优势。接着，分析研究了DCT的各种快速算法，总结了前人对DCT快速算法及其实现所做的研究。本文给出了两种性能、资源上有一定差异的二维DCT/IDCT的FPGA设计方案。两种方案均利用DCT的行列分离特性，采用流水线设计技术，将二维DCT/IDCT实现转化为两个一维DCT/IDCT实现。在一维DCT/IDCT设计中，根据图像处理的特点对Loeffler算法的数据流进行了优化，通过合理安排时钟周期数和简化各周期内的操作，大大缩短了关键路径的执行时间，从而提高了流水线的执行速度。最后，对所设计的DCT/IDCT处理核进行了综合和时序仿真。 结果表明，当使用Altera公司的MERCURY系列FPGA器件时，本文设计的方案一能够在116M时钟频率下正确完成8×8的二维DCT或IDCT的逻辑运算，消耗2827个逻辑单元；方案二能够在74M时钟频率下正常工作，消耗1629个逻辑单元。
上传时间： 2013-07-14
上传用户：3291976780
在卫星遥感设备中，随着遥感技术的发展和对传输式观测卫星遥感图像质量要求的不断提高，航天遥感图像的分辨率和采样率也越来越高，由此引起高分辨率遥感图像数据存储量和传输数据量的急剧增长，然而卫星信道带宽有限。为了尽量保持高分辨率遥感图像所具有的信息，必须解决输入数据码率和传输信道带宽之间的矛盾。所以星载高分辨率遥感图像数据的高保真、实时、大压缩比压缩技术就成了解决这一矛盾的关键技术。FPGA器件为实现数据压缩提供了一种压缩算法的硬件实现的一个理想的平台。FPGA器件集成度高，体积小，通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入，仿真，测试和校验，直到达到预期的结果，减少了开发周期。小波变换能够适应现代图像压缩所需要的如多分辨率、多层质量控制等要求，在较大压缩比下，小波图像压缩质量明显好于DCT变换，因此小波变换成为新一代压缩标准JPEG2000的核心算法。同时，小波变换的提升算法结构简单，能够实现快速算法，有利于硬件实现，因此提升小波变换对于采用FPGA或ASIC来实现图像变换来说是很好的选择。本文针对卫星遥感图像的数据流，主要研究可以对卫星图像进行实时二维小波变换的方案。针对提升小波变换的VLSI结构和FPGA设计中的关键技术，从边界延拓、滤波器结构、整数小波、定点运算、原位运算等方面进行了研究和讨论，并且完成了针对卫星遥感图像的分块二维9/7提升小波变换的FPGA实现。采用VerIlog语言对设计进行了仿真验证，并将仿真结果同matlab仿真结果进行了比较，比较结果表明该方案能实现对卫星遥感图像数据流的二维提升小波变换的功能。同时QuartusII综合结果也表明，系统时钟能够工作在很高的频率，可以满足高速实时对卫星图像的小波变换处理。
上传时间： 2013-06-15
上传用户：00.00
谭浩强C语言设计第三版 单片机C员开发必备书籍
上传时间： 2013-05-21
上传用户：玉箫飞燕
人脸识别技术作为生物识别技术之一，是模式识别在图像领域中的具体运用，其应用前景非常广阔，可以应用到身份证件的鉴别、自动门禁控制系统、银行取款机、家庭安全，图片检索等领域。 人脸识别系统主要分为人脸检测定位，特征提取和人脸分类三部分。人脸的检测和定位，即从输入的图像中找到人脸及人脸存在的位置，并将人脸从背景中分离出来。在特征提取部分，先对原始人脸数据进行特征提取，之后原始数据由维数较少的有效特征数据表示并存储在数据库中，接下来进行人脸分类，在识别待测人脸图像时，将待测图像的特征数据与数据库中存储数据相比对，判断是否为库中的某一人，从而实现自动识别人脸的目的。 在过去的十年里，人脸识别技术一直是图像处理领域里具有挑战性的课题，随着研究的深入，许多人脸检测及识别算法被提出来。其中基于主成分分析的Eigenface的算法及其变形已经成为测试人脸识别系统性能的基准算法；同时Adaboost人脸检测算法，在PC上基本可以达到实时，在嵌入式产品广泛应用的今天，只有让人脸识别算法在嵌入式平台上实现，才能获得更广阔的应用，本文研究了在嵌入式平台上Adaboost人脸检测算法的性能。 嵌入式是后PC时代的一个亮点，目前已经应用在社会生活的方方面面。嵌入式产品的开发平台分为包括很多，如：DSP，ARM，PowerPC等等。本文采用的ARM9作为嵌入式开发平台，研究人脸识别在ARM平台的性能，为实用的嵌入式人脸识别系统的设计提供参考。 本文从PC平台的软件实现入手，分别实现了PC平台下的AdaBoost人脸检测算法和PCA人脸识别算法,分析了现象及结果，接下来搭建了基于ARM嵌入式系统的硬件平台，对AdaBoost人脸检测算法进行了硬件平台的移植，并得出相应实验效果。
上传时间： 2013-05-31
上传用户：saharawalker
由于其很强的纠错性能和适合硬件实现的编译码算法，卷积编码和软判决维特比译码目前已经广泛应用于卫星通信系统。然而随着航天事业的发展，卫星有效载荷种类的增多和分辨率的不断提高，信息量越来越大。如何在低信噪比的功率受限信道条件下提高传输速率成为目前亟待解决的问题。本论文结合在研项目，在编译码算法、编译码器的设计与实现、编译码器性能提高三个方面对卷积编码和维特比译码进行了深入研究，并进一步介绍了使用VHDL语言和原理图混合输入的方式，实现一种(7,3/4)增信删余方式的高速卷积编码器和维特比译码器的详细过程；然后将设计下载到XILINX的Virtex2 FPGA内部进行功能和时序确认，最终在整个数据传输系统中测试其性能。本文所实现的维特比译码器速率达160Mbps，远远高于目前国内此领域内的相关产品速率。 首先，论文具体介绍了卷积编码和维特比译码的算法，研究卷积码的各种参数(约束长度、生成多项式、码率以及增信删余等)对其译码性能的影响；针对项目需求，确定卷积编码器的约束长度、生成多项式格式、码率和相应的维特比译码器的回归长度。 其次，论文介绍了编解码器的软、硬件设计和调试一根据已知条件，使用VHDL语言和原理图混合输入的方式设计卷积编码和维特比译码的源代码和原理图，分别采用功能和电路级仿真，确定卷积编码和维特比译码分别需要占用的资源，考虑卷积编码器和维特比译码器的具体设计问题，包括编译码的基本结构，各个模块的功能及实现策略，编译码器的时序、逻辑综合等；根据软件仿真结果，分别确定卷积编码器和维特比译码器的接口、所需的FPGA器件选型和进行各自的印制板设计。利用卷积码本身的特点，结合FPGA内部结构，采用并行卷积编码和译码运算，设计出高速编译码器；对软、硬件分别进行验证和调试，并将验证后的软件下载到FPGA进行电路级调试。 最后，论文讨论了卷积编码和维特比译码的性能：利用已有的测试设备在整个数据传输系统中测试其性能(与没有采用纠错编码的数传系统进行比对)；在信道中加入高斯白噪声，模拟高斯信道，进行误码率和信噪比测试。
上传时间： 2013-04-24
上传用户：mingaili888
