jk-b交通信号控制机原理图
上传时间： 2013-07-13
上传用户：eeworm
专辑类-实用电子技术专辑-385册-3.609G jk-b交通信号控制机原理图-1.3M.zip
上传时间： 2013-08-02
上传用户：zhf1234
专辑类-实用电子技术专辑-385册-3.609G 整流滤波电路-8页-0.2M.pdf
上传时间： 2013-07-26
上传用户：busterman
专辑类-电子基础类专辑-153册-2.20G 21世纪大学新型参考教材系列-集成电路B-荒井-159页-2.8M.pdf
上传时间： 2013-05-16
上传用户：pkkkkp
传统的整流装置是电网污染的主要来源,三相电压型PWM整流器具有输出电压恒定、能实现单位功率因数运行的特点,甚至可以实现电能回馈电网.该文主要研究了三相电压型PWM整流器,内容包括下列方面:原理、拓扑结构、数学模型、控制策略和硬件实现.建立数学模型是研究三相PWM整流器的有效手段.分别在ABC静止坐标系、αβ静止坐标系和dq旋转坐标系中建立了低频和高频数学模型.该文主要对电压矢量定向控制和直接功率控制这两种关于PWM整流器的控制策略进行了研究.电压矢量定向控制包括间接电流控制和直接电流控制,该文分别介绍了它们的原理.关于直接电流控制,建立了它的仿真模型,并介绍了数字化实现的方法.由于电网电压的谐波会恶化PWM整流器的工作性能,所以研究了改良的方法,并进行了实验验证.直接功率控制方法的主要特点是结构简单、动态响应快、抗干扰性能好.该文介绍了瞬时功率的概念、直接功率控制的原理和电压矢量选择的方法.由于传统的开关状态表是引起无功功率控制效果差的主要原因,所以提出了改造开关状态表的方法.仿真和实验结果验证了此方法的有效性.最后,对电压矢量定向控制策略和直流功率控制策略作了比较研究.关于硬件方面,介绍了主电路LC参数的计算方法、二阶有源滤波的设计方法、DSP2407的主要功能、IPM的驱动与保护.
上传时间： 2013-04-24
上传用户：yx007699
三次B样条曲线源代码,C语言编写的三次B样条曲线源代码，希望大家喜欢。
标签：
上传时间： 2013-07-13
上传用户：chengli008
变频器在各行各业中的各种设备上迅速普及应用，已成为当今节电、改造传统工业、改善工艺流程、提高生产过程自动化水平、提高产品质量以及推动技术进步的主要手段之一，是国民经济和生活中普遍需要的新技术。但是现有变频器的调制算法尚存在一些缺点，如开关损耗大和共模电流大等，因此有必要研究和设计高性能调制算法的变频控制器。鉴于此，开展了以下工业变频器高性能调制算法为对象的研究内容： 在阐述了工业变频器系统的结构、调制算法、调速算法的基础上，结合数学模型，分析了共模电压产生的原理、共模电流其影响和危害，给出了共模电压和共模电流的关系。总结其他的抑制共模电压的方案基础上，提出一种新的共模电压抑制SVPWM；还阐述了死区产生的原因及其影响，以及死区补偿的原理并将上述两个调制算法利用MATLAB/SIMULINK软件对该系统给予了全面的仿真分析。 变频器硬件部分设计包括整流滤波电路、逆变器功率电路、上电保护电路、DSP控制系统及其外围电路、IGBT驱动及保护电路以及反激式开关电源，对于传感器检测滤波电路的具体电路参数设计，是在PSPICE上仿真基础上得出。并在考虑成本、EMC、效率等因素后考虑完成了所有硬件相关的原理图绘制和PCB绘制； 变频器软件部分设计包括主程序、键盘扫描程序、系统状态处理程序、PWM发送中断程序、电机启动函数、电压调整程序、AD采样中断程序以及故障保护中断程序。在实现一般SVPWM的基础上，根据之前理论和仿真得到的共模电压抑制SVPWM、以及死区补偿算法，将这两个对SVPWM进行改进的调制算法在硬件平台上实现。 在硬件电路完成设计的各个阶段，逐渐编制相应的控制程序，并进行调试，并完成整个程序的编制和调试。此外，还调试了系统所需的反激式开关电源。整个系统调试中遇到了很多问题，如键盘消除抖动问题、共模电压抑制SVPWM出现的直通现象等。最终完成了工业变频器样机，并且采用的是文章中研究的调制算法，效果良好，达到设计的目的； 提出了一种将有源功率因数校正(PFC)技术引用到串级调速中来提高定子侧功率因数的新方法。通过建立电动机折算到转子侧的等值电路，重点分析了有源PFC技术代替传统串级调速系统中的不控整流桥后，系统可以等效为转子串电阻调速。得到了等效串电阻的计算公式和变化趋势，对电动机功率因数、电磁转矩脉动也进行了分析，发现能够比传统串级调速时有所提升。鉴于电动机转子侧电势频率非常低，分析了有源PFC的具体实现的特殊考虑和参数选取方法，并基于对称平衡的Scott变压器和两个单相有源PFC电路实现了绕线电动机转子侧的三相有源低频PFC，得到超低纹波的直流输出电压。利用MATLAB建立了完整的仿真平台，所得结果验证了理论分析的正确性。
上传时间： 2013-07-09
上传用户：qq442012091
随着用户对供电质量要求的进一步提高，模块化UPS 并联系统获得了越来越广泛的应用。本文以模块化UPS为研究对象，根据电路结构，将其分为直流部分模块化和交流部分模块化分别进行讨论。整流环节对Boost-PFC 电路进行并联控制，实现直流部分的模块化；逆变环节在瞬时电压PID 控制的基础上，引入了瞬时均流的并联控制策略，实现交流部分的模块化。 介绍了有源功率因数校正技术的基本原理和控制思路，分析了单管双Boost-PFC电路的工作过程，并将其简化等效成常规的Boost 电路进行分析和控制。根据控制系统的结构，分别对电流控制环和电压控制环进行了分析，得出了电感电流主要受电流指令的影响，而输入输出电压差的影响则相对比较小；输出电压主要受参考给定指令电压、缓启给定指令电压以及输出电流等因素的影响。根据电流环和电压环的解析表达式，给出了并联控制的方法及原理。 对单相电路、三相电路以及多模块并联电路分别进行了仿真验证，对多模块的并联系统进行了实验验证。建立了单相逆变器的数学模型，并加入PID 控制器，得到了输出电压的解析表达式，得出逆变器输出电压与参考给定电压和输出电流有关。利用极点配置的方法得到了模拟域PID 控制器参数的计算公式，并采用后向差分法，将其转换到数字域，得到了数字PID 控制器参数与模拟域参数的换算关系。通过实验测试和曲线拟合的办法，得到了实际逆变器的电路参数。通过对所设计的数字PID 控制器进行仿真和实验，验证了理论分析和计算。建立了PID 电压闭环的多逆变器并联系统数学模型，分析得出并联系统的输出电压主要由系统中各模块的平均给定电压决定，同时也受较高次的输出谐波电流影响，受输出基波电流影响相对较小；环流主要受模块的给定电压与系统平均给定电压的偏差影响。针对环流产生的原因，提出了一种瞬时均流控制策略来减小系统环流对给定电压偏差的增益，从而达到瞬时均流的目的。 对两逆变模块并联的系统在各种工况下进行了仿真和实验，验证了理论分析的正确性和这种瞬时均流控制策略的可行性。
上传时间： 2013-04-24
上传用户：ggwz258
随着数字集成电路技术的不断发展，数字集成电路的供电电源-电压调节模块（VRM）也有了新的发展趋势：输出功率越来越大、输出电压越来越低、输出电流越来越大。因此，对低输出电压、大输出电流的VRM及其相关技术的研究在最近几年受到广泛的关注。 本文以36V-72V输入、1V/30A输出的VRM为研究对象，对VRM电路拓扑进行分类和比较，筛选出正反激拓扑为主电路，并详细研究了针对正反激拓扑的新型同步整流驱动方案。首先，分析了在软开关环境下，有源筘位正反激电路的详细工作过程；其次，介绍了同步整流技术的概念，对同步整流驱动方案进行了分类，筛选出适用于正反激拓扑的新型同步整流驱动方案，并详细分析了该驱动电路的工作原理；再次，介绍了有源箝位正反激电路主要元件的设计方法，介绍了新型同步整流驱动电路的设计要点，并给出设计实例；最后，对电路仿真，并制作了一台36V-72V输入、1V/30A输出的实验样机，验证了研究结果和设计方案。
上传时间： 2013-06-16
上传用户：songnanhua
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
