占空比50 的三分频Verilog代码
占空比50 的三分频Verilog代码,包含PDF说明和源代码...
占空比50 的三分频Verilog代码,包含PDF说明和源代码...
分频电路,大家互相学习,给给意见 ...
用verilog编写的三分频器代码,用modelsim测试没有问题,有问题请反馈给我...
在Quartus II 9.0环境下编写的VHDL代码,实现二分频、三分频、四分频功能。...
分频...
熟悉分频电路的逻辑功能,并用硬件描述语言实现其设计。并利用已经实现的 VHDL 模块文件,采用原理图方法,实现 0-F 计数自动循环显示,频率 10Hz。 此文件中含有试验分析报告和详细的V...
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Ver...
半整数分频器电路的VHDL源程序,供大家学习和讨论。\r\n...
数字电路讲座:寄存器计数器分频器...
《射频电路设计——理论与应用》一书课后习题第三章Matlab程序代码...