虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

三<b>分频电路</b>

  • 该程序实现跑马灯效果,跑马灯共4个状态循环显示

    该程序实现跑马灯效果,跑马灯共4个状态循环显示,本程序只使用了4个LED显示,可改变程序中的输出位数,增加显示位数。 INT_DIV 模块用于对主频进行分频,该实验中采用主频为50MHz的频率,进过分频产生5Hz的频率,以便在实验板上显示。(如果不分频直接用于实验板,LED将显示一直是亮的。) LED 模块用于产生4种不同的状态进行显示。 在电路中都是低电平有效。

    标签: 跑马灯 程序 状态 循环显示

    上传时间: 2014-12-08

    上传用户:youth25

  • 4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入

    4bit ALU(运算逻辑单元)的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入,A和B分别是4位的数据输入,S0、S1、M分别为一位的功能选择输入信号;Cout是一位的进位输出,F是4为的运算结果输出。

    标签: 4bit ALU alu 运算

    上传时间: 2013-12-09

    上传用户:sevenbestfei

  • 利用两个数码管

    利用两个数码管,模拟对时钟信号分频后技术功能,理解数码管的动态显示 其中程序中有动态扫描进程;译码进程;数字技术进程三个进程,也可以实现分块实现

    标签: 数码管

    上传时间: 2016-10-03

    上传用户:hopy

  • 给出了数字跑表的源代码

    给出了数字跑表的源代码,设计了分频模块,实现了真实的时间计数,通过这个工程的训练,能更好的了解Quartus II数字电路开发的过程。

    标签: 数字跑表 源代码

    上传时间: 2013-11-30

    上传用户:lvzhr

  • 根据交通灯控制器的功能与要求

    根据交通灯控制器的功能与要求,将其总体电路分为分频器、信号控制器两个模块。

    标签: 交通灯控制器

    上传时间: 2013-12-14

    上传用户:6546544

  • 工业领域串口通信速度慢是个比较突出的问题

    工业领域串口通信速度慢是个比较突出的问题, 而 F T 2 4 5 B M 能够进行 US B和并行 I / O口之间的 协议转换, 在一些条件下能够取代串口. 介绍 F T 2 4 5 B M 芯片的工作原理和功能, 并给出基于 F T2 4 5 B M 的 US B接口电路的应用设计和基于 8 9 c 5 2的汇编及 c 5 1 单片机源程序.

    标签: 工业领域 串口通信 速度 比较

    上传时间: 2017-05-27

    上传用户:kytqcool

  • 实现6位频率计

    实现6位频率计,防止数据溢出,并对频率进行三分频

    标签: 频率计

    上传时间: 2017-07-02

    上传用户:Divine

  • 此为基于FPGA的射频热疗系统的设计

    此为基于FPGA的射频热疗系统的设计,包括温度测量模块,指定温度设计模块,模糊控制器模块,温度显示及分频模块等。

    标签: FPGA 射频热疗

    上传时间: 2014-07-06

    上传用户:xuanjie

  • 本文所设计的系统是基于AT89C52单片机控制的简易RLC测试仪。为了充分利用单片机的运算和控制功能

    本文所设计的系统是基于AT89C52单片机控制的简易RLC测试仪。为了充分利用单片机的运算和控制功能,方便的实现测量。把参数R、L、C转换成频率信号f,然后用单片机计数后再运算求出R、L、C的值,并送显示。 转换的原理分别是RC振荡电路和电容三点式振荡电路。为了比较准确的测试而频率的计数则是利用等精度数字频率计完成。然后再将结果送单片机运算,并在LED显示器上显示所测得的数值。通过一系列的系统调试,本测试仪到达了测试标准。经过测试,

    标签: 89C C52 RLC AT

    上传时间: 2013-12-22

    上传用户:woshiayin

  • FPGA的多路可控脉冲延迟系统.docx

     1  系统功能   本系统拟定对频率范围在1~50 kHz左右的TTL电平脉冲序列进行多路延迟处理。各路延迟时间分别由单片机动态设定,最大延迟时间为1 ms,最大分辨率为0.15 ns级。  3  方案实现   系统选用Actel公司的ProASIC3 A3P250芯片实现数字部分。系统时钟由外部50 MHz晶振提供,时钟引脚连接到FPGA的CCC全局时钟引脚上;频率可以通过FPGA内部的PLL实现倍频和分频,设定需要的频率。由于在多路脉冲延迟方案中电路的同步是保证控制正确的条件,所以应该首先为电路提供一个基准脉冲。

    标签: FPGA的多路可控脉冲延迟

    上传时间: 2015-04-25

    上传用户:justgo123