代码搜索：dataIn
找到约 2,888 项符合「dataIn」的源代码
代码结果 2,888
www.eeworm.com/read/397063/2404464
vhd _primary.vhd
library verilog;
use verilog.vl_types.all;
entity register_pe is
port(
datain : in vl_logic_vector(4 downto 0);
initdata : in vl_logic_vector(4 downto 0);
www.eeworm.com/read/397063/2404564
vhd _primary.vhd
library verilog;
use verilog.vl_types.all;
entity register_pe is
port(
datain : in vl_logic_vector(7 downto 0);
initdata : in vl_logic_vector(7 downto 0);
www.eeworm.com/read/17522/734345
vhd c_data.vhd
--** 数据选择器 **--
--文件名：c_data.vhd
--功 能：数据选择器
--说 明：以拨盘开关作为多路数据选择开关，将四路数据送到8位发光二极管上显示
-- datain(0)-datain(3) 分别对应拨盘开关上的1-4号键；
library IEEE;
u
www.eeworm.com/read/17848/762297
vhd c_data.vhd
--** 数据选择器 **--
--文件名：c_data.vhd
--功 能：数据选择器
--说 明：以拨盘开关作为多路数据选择开关，将四路数据送到8位发光二极管上显示
-- datain(0)-datain(3) 分别对应拨盘开关上的1-4号键；
library IEEE;
u
www.eeworm.com/read/476527/1368724
vhd c_data.vhd
--** 数据选择器 **--
--文件名：c_data.vhd
--功 能：数据选择器
--说 明：以拨盘开关作为多路数据选择开关，将四路数据送到8位发光二极管上显示
-- datain(0)-datain(3) 分别对应拨盘开关上的1-4号键；
library IEEE;
u
www.eeworm.com/read/378421/2686388
vhd c_data.vhd
--** 数据选择器 **--
--文件名：c_data.vhd
--功 能：数据选择器
--说 明：以拨盘开关作为多路数据选择开关，将四路数据送到8位发光二极管上显示
-- datain(0)-datain(3) 分别对应拨盘开关上的1-4号键；
library IEEE;
u
www.eeworm.com/read/186842/8902367
hier_info ask_moden.hier_info
|ask_moden
clock => IncDec:IncrementDecrementi.clock
sclrp => IncDec:IncrementDecrementi.sclr
Input => IncDec:IncrementDecrementi.ena
Input => Output.DATAIN
Output
www.eeworm.com/read/327437/13078570
txt jiaotongdeng.txt
显示模块 -------------------------------------------
library ieee; use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity decled is
port( datain:in un
www.eeworm.com/read/347114/11691069
vhd _primary.vhd
library verilog;
use verilog.vl_types.all;
entity stratixgx_dec_4b is
port(
datain : in vl_logic_vector(4 downto 0);
k28 : in vl_logic;
potctl
www.eeworm.com/read/347114/11693186
vhd _primary.vhd
library verilog;
use verilog.vl_types.all;
entity altgxb_dec_4b is
port(
datain : in vl_logic_vector(4 downto 0);
k28 : in vl_logic;
potctl