代码搜索结果
找到约 10,000 项符合
VHDL 的代码
vhdl.txt
library ieee;
use ieee.std_logic_1164.all;
entity veryhardd is
port(up1,up,2,clk,down2,down3,k1,k2,k3:in std_logic;
site:out std_logic_vector(3 downto 1);
a1,a2,a3:out std_logic;
vhdl.txt
5-1加法器(减法器电路设计
5-1-1全加器电路
--fadd.vhd fadd.vhd one bit full adder
library ieee ;
use ieee.std_logic_1164.all;
entity fadd is
port(
a: in std_logic;--被加数
b: in std_logic;---加数
ci : in std