代码搜索：端口控制
找到约 10,000 项符合「端口控制」的源代码
代码结果 10,000
www.eeworm.com/read/382292/9038856
c display.c
/****************显示子程序*********************
**本文件实现数码管的动态显示
**动态显示的控制由移位寄存器74164完成
**端口定义参见PORT.H
***********************************************/
#include "port.h"
#include "main.h"
#include "
www.eeworm.com/read/382292/9039085
c display.c
/****************显示子程序*********************
**本文件实现数码管的动态显示
**动态显示的控制由移位寄存器74164完成
**端口定义参见PORT.H
***********************************************/
#include "port.h"
#include "main.h"
#include "
www.eeworm.com/read/353779/10418006
asm n6221c.asm
;********************************************************************************
;30路遥控开关,按0-30个键分别点亮p0.0-p3.5的灯,32键全灭. *
;可以用此外接驱动后控制30路开关！ 遥控器端口p3.7
www.eeworm.com/read/423653/10539181
asm n6221c.asm
;********************************************************************************
;30路遥控开关,按0-30个键分别点亮p0.0-p3.5的灯,32键全灭. *
;可以用此外接驱动后控制30路开关！ 遥控器端口p3.7
www.eeworm.com/read/447207/7556412
h io_define.h
#ifndef _IODEFINE
#define _IODEFINE
#include
//定义控制端口
#define Ctrl_Port P6OUT
#define Ctrl_DIR P6DIR
#define Ctrl_INPORT P6IN
#define PALE BI
www.eeworm.com/read/150840/12257484
h lcd.h
/**********
**********/
#include
#ifndef _LCD_H_
#define _LCD_H_
/*定义LCD控制信号线*/
/*ｌｃｄ数据输出端口,Ａ口,高低位倒置*/
//#define LCD_PORT PORTA
/*Lcd读信号置高电平*/
#def
www.eeworm.com/read/17631/747619
vhd reg8_1.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity reg8_1 is
port(d:in std_logic_vector(7 downto 0); ----数据输入
oe:in std_logic; ----三态控制端口
www.eeworm.com/read/17631/747949
vhd latch8_1.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity latch8_1 is
port(d:in std_logic_vector(7 downto 0); ----数据输入
oe:in std_logic; ----三态控制端口
www.eeworm.com/read/32279/883167
vhd reg8_1.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity reg8_1 is
port(d:in std_logic_vector(7 downto 0); ----数据输入
oe:in std_logic; ----三态控制端口
www.eeworm.com/read/32279/883497
vhd latch8_1.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity latch8_1 is
port(d:in std_logic_vector(7 downto 0); ----数据输入
oe:in std_logic; ----三态控制端口