代码搜索:电路图纸

找到约 10,000 项符合「电路图纸」的源代码

代码结果 10,000
www.eeworm.com/read/205012/15330238

a51 main.a51

;******************************************************************************* ;程序名称:RAM测试 ;硬件接法:16KB片外RAM接在0x8000~0xBFFF,MOVC和MOVX都可访问,详见电路图 ;运行效果:如果RAM通过测试,则指示灯常亮,否则指示灯不停闪烁 ;******************
www.eeworm.com/read/205012/15330257

c main.c

/******************************************************************************* 程序名称:RAM测试 硬件接法:16KB片外RAM接在0x8000~0xBFFF,MOVC和MOVX都可访问,详见电路图 运行效果:如果RAM通过测试,则指示灯常亮,否则指示灯不停闪烁 **********************
www.eeworm.com/read/202329/15386336

htm dpjjx25.htm

vti_encoding:SR|utf8-nl vti_timelastmodified:TR|10 Oct 2003 00:32:10 -0000 vti_extenderversion:SR|4.0.2.7802 vti_title:SR|常用接口电路及其编程 vti_backlinkinfo:VX|51study/ndpjjx.htm ndpjjx.htm vti_lineagei
www.eeworm.com/read/7442/119027

ewb ewb虚拟实验室教程-389m/实验例题/实验演示/数字电路/06基本rs触发器/基本rs触发器'.ewb

Electronics Workbench Circuit File Version: 5 Charset: ANSI Description: "" EncryptionType: 2 UsingVectorGraphics: 0 /000@D0I0?4D
www.eeworm.com/read/191865/8418848

h sja1000.h

/*定义SJA1000的基地址*/ /*模式和控制寄存器的地址和位定义*/ /************************************************************************ *SJA1000与微处理器的接口是以外部存储器的方式,所以以下的基址定义,用户 * *应根据自己的实际电路来进行调整
www.eeworm.com/read/187982/8582244

h sja1000.h

/*定义SJA1000的基地址*/ /*模式和控制寄存器的地址和位定义*/ /************************************************************************ *SJA1000与微处理器的接口是以外部存储器的方式,所以以下的基址定义,用户 * *应根据自己的实际电路来进行调整
www.eeworm.com/read/187815/8599556

txt lifang_vhdl.txt

发信人: AnalogIC (类比积体电路), 信区: METech 标 题: y=x^(1/3)的VHDL实现(Modelsim 仿真 DC综合通过) 发信站: BBS 水木清华站 (Tue Aug 20 17:04:10 2002), 转信 --IME Tsinghua University --Author : AnalogIC --2002-8-20 --I
www.eeworm.com/read/284836/8889168

c qep.c

// 该程序用于测试TMS320LF240X的EVB模块的正交编码脉冲(QEP)电路, #include "register.h" // 初始化子程序 initial() { asm(" setc INTM"); // 禁止所有中断 asm(" setc SXM"); // 抑制符号位扩展 asm(" clrc OVM"); // 累加器中结果正
www.eeworm.com/read/381848/9068472

vhd xiaodou.vhd

//键盘消抖电路的程序,自己觉得和别人的是不一样的 哈哈。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity xiaodou is port( clk: in std_logic; row: in s