代码搜索:时钟提取

找到约 10,000 项符合「时钟提取」的源代码

代码结果 10,000
www.eeworm.com/read/281140/10260049

cn0 time.cn0

~aTIME~0 显示系统时间或设置计算机的内部时钟。 MS-DOS在创建或改变文件时使用时间信息更新目录。 语法 ~aTIME~0 [小时:[分钟[:秒[.百分秒]]][A|P]] ~aTIME~0 [hours:[minutes[:seconds[.
www.eeworm.com/read/161894/10358369

vhd plj.vhd

--上层模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_signed.all; entity plj is port( cp_20m:in std_logic;--20MHz时钟信号 enable:in std_logic;--开关信号 input:in std_logic;--输入被测
www.eeworm.com/read/353589/10438157

bak df_timera.c.bak

/*****************************************************************************\ 文件名:df_timera.c 描述:用于MSP430F149。 定时器A定时,产生中断,使主程序退出低功耗模式。 使用TACTL0 工作模式:增计数模式 时钟源:ACLK为32.768kHz 版本:1.0
www.eeworm.com/read/279270/10449745

asm yd.asm

SCLK_595 EQU P1.2 ;时钟 SDATA_595 EQU P1.1 ;数据 RCK_595 EQU P1.0 ;锁存 H1 BIT 00H ORG 00H LJMP START ORG 000BH LJMP DST050MS
www.eeworm.com/read/424366/10457396

c 8-isd4004.c

#include sbit SS=P1^0; //片选 sbit SCLK=P1^1; //ISD4004时钟 sbit MOSI=P1^2; //数据输入 sbit MISO=P1^3; //数据输出 sbit LED=P1^7;
www.eeworm.com/read/161065/10457574

v dled.v

module dled(seg , sl , clk); //定义模块结构 output [7:0] seg; //定义数码管段输出引脚 output [3:0] sl; //定义数码管选择输出引脚 input clk; //定义输入时钟引脚 reg [7:0] seg_reg; //定义数码管段
www.eeworm.com/read/161065/10457648

v led.v

module led (seg,sl,clk); //定义模块结构 output [7:0] seg; //定义数码管段输出引脚 output [3:0] sl; //定义数码管选择输出引脚 input clk; //定义输入时钟引脚 reg [7:0] seg_reg; //定义数码管段
www.eeworm.com/read/278675/10518990

c 8-isd4004.c

#include sbit SS=P1^0; //片选 sbit SCLK=P1^1; //ISD4004时钟 sbit MOSI=P1^2; //数据输入 sbit MISO=P1^3; //数据输出 sbit LED=P1^7;
www.eeworm.com/read/352586/10535951

bak df_timera.c.bak

/*****************************************************************************\ 文件名:df_timera.c 描述:用于MSP430F149。 定时器A定时,产生中断,使主程序退出低功耗模式。 使用TACTL0 工作模式:增计数模式 时钟源:ACLK为32.768kHz 版本:1.0
www.eeworm.com/read/423289/10574108

c sm2b.c

#include #include //****************系统时钟初始化****************////// void SYSCLK_Init(void) { int i; //启用外部振荡器 OSCXCN=0x67; //等待振荡器起 for(i=0;i