代码搜索：多路电源
找到约 3,009 项符合「多路电源」的源代码
代码结果 3,009
www.eeworm.com/read/173057/9676833
c lcddisp.c
/*
管脚对应表
液晶模块 44b0开发板
4 4
5 5
6 6
其余都是电源，和信号无关，具体看说明
*/
/* File：LCDDISP.C
* 功能：使用硬件SPI接口输出LCD显示。
**********************************************
www.eeworm.com/read/265821/11253163
c lcddisp.c
/*
管脚对应表
液晶模块 44b0开发板
4 4
5 5
6 6
其余都是电源，和信号无关，具体看说明
*/
/* File：LCDDISP.C
* 功能：使用硬件SPI接口输出LCD显示。
**********************************************
www.eeworm.com/read/375968/9341154
h item_include.h
#include "encoder_3_8.h"
#include "test_encoder_3_8.h"
//32位数据二选一多路选择器
#include "mux.h"
//符号扩展器
#include "imm_extend.h"
//指令加法器
#include "adder_pc.h"
//branch指令加法器
#include "branch_pc
www.eeworm.com/read/221711/14726719
v mux.v
/*
多路选择器，a为1则选择b，为0则选择c，结果输出到数码管显示
*/
module mux(a,b,c,d,en);
input a;
input[2:0]b;
input[2:0]c;
output[7:0] d;
reg[7:0] d;
output en;
wire[3:0] d_tmp;
assign en=0;
assign d_tmp=a?
www.eeworm.com/read/26822/969227
20
礦ision3 Build Log
Project:
C:\HL-1\【实验7】多路开关状态指示\zhishi.uv2
Project File Date: 02/15/2012
Output:
创建目标 'Target 1'
编译 zhishi.c ...
连接 ...
Pr
www.eeworm.com/read/27057/977528
plg zhishi.plg
礦ision3 Build Log
Project:
F:\工程\新增程序\基础小程序\多路开关状态指示\zhishi.uv2
Project File Date: 06/25/2010
Output:
Build target 'Target 1'
compiling zhish
www.eeworm.com/read/32152/1031631
v mux.v
/*
多路选择器，a为1则选择b，为0则选择c，结果输出到数码管显示
*/
module mux(a,b,c,d,en);
input a;
input[2:0]b;
input[2:0]c;
output[7:0] d;
reg[7:0] d;
output en;
wire[3:0] d_tmp;
assign en=0;
assign d_tmp=a?
www.eeworm.com/read/38901/1117879
v mux.v
/*
多路选择器，a为1则选择b，为0则选择c，结果输出到数码管显示
*/
module mux(a,b,c,d,en);
input a;
input[2:0]b;
input[2:0]c;
output[7:0] d;
reg[7:0] d;
output en;
wire[3:0] d_tmp;
assign en=0;
assign d_tmp=a?
www.eeworm.com/read/453029/1644099
v mux.v
/*
多路选择器，a为1则选择b，为0则选择c，结果输出到数码管显示
*/
module mux(a,b,c,d,en);
input a;
input[2:0]b;
input[2:0]c;
output[7:0] d;
reg[7:0] d;
output en;
wire[3:0] d_tmp;
assign en=0;
assign d_tmp=a?
www.eeworm.com/read/248342/12582348
v mux.v
/*
多路选择器，a为1则选择b，为0则选择c，结果输出到数码管显示
*/
module mux(a,b,c,d,en);
input a;
input[2:0]b;
input[2:0]c;
output[7:0] d;
reg[7:0] d;
output en;
wire[3:0] d_tmp;
assign en=0;
assign d_tmp=a?