💻 一些Verilog学习程序B - 源码文件列表

返回资源详情页
源码文件总数： 50 个
点击文件名或"查看源码"按钮可在线浏览
序号
文件名
文件大小
操作
1
📄 clock.map.rpt
22.54 KB
查看源码
2
📄 clock.fit.eqn
46.31 KB
查看源码
3
📄 clock.map.eqn
45.25 KB
查看源码
4
📄 clock.asm.rpt
6.56 KB
查看源码
5
📄 clock_assignment_defaults.qdf
26.46 KB
查看源码
6
📄 clock.fit.rpt
54.51 KB
查看源码
7
📄 clock.fit.smsg
334 B
查看源码
8
📄 clock.pof
0 B
查看源码
9
📄 clock.dpf
239 B
查看源码
10
📄 clock.v.bak
0 B
查看源码
11
📄 clock.tan.rpt
64 KB
查看源码
12
📄 clock.fit.summary
362 B
查看源码
13
📄 clock.pin
14.37 KB
查看源码
14
📄 clock.flow.rpt
4.24 KB
查看源码
15
📄 clock.tan.summary
984 B
查看源码
16
📄 clock.map.summary
288 B
查看源码
17
📄 clock.cdf
304 B
查看源码
18
📄 clock.eco.cdb
0 B
查看源码
19
📝 clock.cbx.xml
0 B
查看源码
20
📄 clock.sgdiff.hdb
0 B
查看源码
21
📄 clock.map.logdb
4 B
查看源码
22
📄 clock.map.cdb
0 B
查看源码
23
📄 clock.asm_labs.ddb
0 B
查看源码
24
📄 clock.cmp0.ddb
0 B
查看源码
25
📄 clock.rtlv_sg.cdb
0 B
查看源码
26
📄 clock.fit.qmsg
17.49 KB
查看源码
27
📄 clock.(0).cnf.hdb
0 B
查看源码
28
📄 add_sub_onh.tdf
2.72 KB
查看源码
29
📄 clock.sld_design_entry.sci
0 B
查看源码
30
📄 clock.map.hdb
0 B
查看源码
31
📄 add_sub_bph.tdf
7.22 KB
查看源码
32
📄 clock.pre_map.hdb
0 B
查看源码
33
📄 clock.cmp.kpt
205 B
查看源码
34
📄 clock.tan.qmsg
29.28 KB
查看源码
35
📄 clock.cmp.cdb
0 B
查看源码
36
📄 clock.(0).cnf.cdb
0 B
查看源码
37
📄 clock.db_info
136 B
查看源码
38
📄 clock.cmp.rdb
0 B
查看源码
39
📄 clock.hif
562 B
查看源码
40
📄 clock.pre_map.cdb
0 B
查看源码
41
📄 clock.rtlv.hdb
0 B
查看源码
42
📄 clock.signalprobe.cdb
0 B
查看源码
43
📄 clock.cmp.hdb
0 B
查看源码
44
📄 clock.psp
0 B
查看源码
45
📄 clock_cmp.qrpt
0 B
查看源码
46
📄 clock.syn_hier_info
0 B
查看源码
47
📄 clock.sgdiff.cdb
0 B
查看源码
48
📄 clock.cmp.tdb
0 B
查看源码
49
📄 clock.rtlv_sg_swap.cdb
0 B
查看源码
50
📄 clock.dbp
0 B
查看源码
共 16 页 / 790 个文件 | 前往 页