搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k

-- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com. ...

https://www.eeworm.com/dl/663/170598.html

下载: 186

查看: 1119

VHDL/FPGA/Verilog usart的verilog代码.rar 包括很多的FPGA ip 源码

usart的verilog代码.rar 包括很多的FPGA ip 源码，可以直接应用 uart_vhdl.zip sl811usb包含源程序.rar mc8051_design.zip mcpu_1[1].05.zip minicpu.zip mmc_lark_original.zip

https://www.eeworm.com/dl/663/252090.html

下载: 42

查看: 1313

verilog usart FPGA

其他书籍  PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. Th

PCI设计指南The Xilinx LogiCORE PCI interface is a fully verified, pre-implemented PCI Bus interface. This interface is available in 32-bit and 64- bit versions, with support for multiple Xilinx FPGA device families. It is designed to support both Verilog-HDL and VHDL. The design examples in this boo ...

https://www.eeworm.com/dl/542/279329.html

下载: 44

查看: 1074

interface PCI pre-implemented LogiCORE

通讯/手机编程  原创代码

原创代码，采用VHDL实现的64点均值滤波。实验测试过，效果良好。可轻松修改成任意点数均值滤波。采用了多点滑动运算，减小了输出延时，最大为3个时钟延迟。可用于AD采样后的滤波处理。

https://www.eeworm.com/dl/527/336118.html

下载: 56

查看: 1031

代码

VHDL/FPGA/Verilog 这个程序是基于等精度测频原理的频率计

这个程序是基于等精度测频原理的频率计，用VHDL语言实现，频率测量测量范围1~9999；用4位带小数点数码管显示其频率，并且具有超量程、欠量程提示功能。

https://www.eeworm.com/dl/663/344530.html

下载: 87

查看: 1148

程序等精度测频频率计

行业发展研究  The use of hardware description languages (HDLs) is becoming increasingly common for designing and

The use of hardware description languages (HDLs) is becoming increasingly common for designing and verifying FPGA designs. Behavior level description not only increases design productivity, but also provides unique advantages for design verification. The most dominant HDLs today are Verilog and VHDL ...

https://www.eeworm.com/dl/692/431778.html

下载: 45

查看: 1096

increasingly description designing languages

VHDL/FPGA/Verilog 这是可编程逻辑器件的参考资料

这是可编程逻辑器件的参考资料，其中有详细的FPGA,VHDL等内容的讲解，及实验指导，下载绝不白下，非常有用。。。这是我当时学得觉得很受益，希望对你有些帮助

https://www.eeworm.com/dl/663/486024.html

下载: 83

查看: 1096

可编程逻辑器件参考资料

技术资料  ABEL5.01

?开发GAL/PAL的软件，DOS界面进行行为级仿真，判断设计的可行性，验证模块的功能和设计的debug。然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果，验证测试级别。

https://www.eeworm.com/dl/884565.html

下载: 6

查看: 4041

ABEL 5.01

技术资料  ABEL5.0

开发GAL/PAL的软件，DOS界面进行行为级仿真，判断设计的可行性，验证模块的功能和设计的 debug。然后是调试和分析环境中使用代码处理箱（verisure/for verilog) (VHDLCover /for VHDL)分析仿真结果，验证测试级别。

https://www.eeworm.com/dl/885248.html

下载: 3

查看: 8780

ABEL

技术资料  基于CPLD的MIDI音乐播放器的设计

本音乐播放器依据MIDI 音乐基本原理，结合EDA 技术，采用ALTERA 公司的可编程逻辑器件（CPLD）EPF10LC84-4 作为控制核心而设计的。本文主要阐述了利用VHDL 语言设计MIDI

https://www.eeworm.com/dl/908340.html