搜索结果

找到约 6,273 项符合 vhdl 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 一个简易的数字频率计

一个简易的数字频率计,可以对一个输入的信号频率进行测量并显示输出,适合VHDL的初学者
https://www.eeworm.com/dl/663/458327.html
下载: 131
查看: 1072

VHDL/FPGA/Verilog ALTERA原厂提供的例程

ALTERA原厂提供的例程,网上很难找到的,在MAX2系列芯片上实现过,VHDL和VERILOG两种语言编写 IIC读写程序
https://www.eeworm.com/dl/663/491117.html
下载: 156
查看: 1110

技术资料 RS232串口通信VerilogHDL源代码

RS232串口通信VerilogHDL源代码,里面包括4个压缩包,2个是VerilogHDL的代码,两个是VHDL的代码
https://www.eeworm.com/dl/951411.html
下载: 5
查看: 4772

技术资料 FPGA控制AD7671数据采集

帮助开发者快速掌握FPGA与AD7671的接口实现,通过VHDL语言完成高速数据采集系统设计,提升嵌入式信号处理能力。
https://www.eeworm.com/dl/1006238.html
下载: 3
查看: 53

VHDL/FPGA/Verilog 本书系统地介绍了一种硬件描述语言

本书系统地介绍了一种硬件描述语言,即VHDL语言设计数字逻辑电路和数字系统的新方法。这是电子电路设计方法上一次革命性的变化,也是迈向21世纪的电子工程师所必须掌握的专门知识。本书共分12章,第l章---第8章主要介绍VHDL语言的基本知识和使用VHDL语言设计简单逻辑电路的基本方法;第9章和第10章分别以定时器和接口电路设 ...
https://www.eeworm.com/dl/663/288839.html
下载: 143
查看: 1059

其他书籍 关于FPGA流水线设计的论文 This work investigates the use of very deep pipelines for implementing circuits in

关于FPGA流水线设计的论文 This work investigates the use of very deep pipelines for implementing circuits in FPGAs, where each pipeline stage is limited to a single FPGA logic element (LE). The architecture and VHDL design of a parameterized integer array multiplier is presented and also an IEEE 754 ...
https://www.eeworm.com/dl/542/179429.html
下载: 116
查看: 1081

电子书籍 This a set of notes I put together for my Computer Architecture class in 1990. Students had a proje

This a set of notes I put together for my Computer Architecture class in 1990. Students had a project in which they had to model a microprocessor architecture of their choice. They used these notes to learn VHDL. The notes cover the VHDL-87 version of the language. Not all of the language is covere ...
https://www.eeworm.com/dl/cadence/ebook/172690.html
下载: 67
查看: 1101

VHDL/FPGA/Verilog 这些程序我用MAX+PlusII软件测试均能通过编译

这些程序我用MAX+PlusII软件测试均能通过编译,程序本身不复杂,旨在为刚接触VHDL语言的朋友提供一些样例,以便了解VHDL语言的基本构成。如果要运行测试,则新建文件名应于程序中实体名一致,文件后缀“.vhd”,不推荐直接通过复制、粘贴的方法录入程序,可能会引入错误字符。 ...
https://www.eeworm.com/dl/663/208331.html
下载: 147
查看: 1051

VHDL/FPGA/Verilog 该代码是4乘4标准键盘扫描程序的源代码

该代码是4乘4标准键盘扫描程序的源代码,用VHDL编写的,我在调试的时候忘记设置复位键了,大家也要注意了
https://www.eeworm.com/dl/663/187817.html
下载: 161
查看: 1082

VHDL/FPGA/Verilog 这是我用Xilinx公司的sparten3开发板,ISE集成开发环境

这是我用Xilinx公司的sparten3开发板,ISE集成开发环境,用VHDL语言开发的串口全双工通信程序,供大家参考,共同学习。
https://www.eeworm.com/dl/663/196869.html
下载: 38
查看: 1162