搜索结果
找到约 6,273 项符合
vhdl 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (3085)
- 技术资料 (1382)
- 其他 (200)
- 学术论文 (187)
- 教程资料 (166)
- 其他书籍 (122)
- 嵌入式/单片机编程 (91)
- 可编程逻辑 (86)
- 系统设计方案 (71)
- 单片机开发 (63)
- 书籍源码 (55)
- 软件设计/软件工程 (52)
- 电子书籍 (48)
- 教程资料 (47)
- 文章/文档 (31)
- 并行计算 (30)
- 技术书籍 (28)
- VIP专区 (27)
- VHDL/Verilog/EDA源码 (26)
- 汇编语言 (26)
- 通讯/手机编程 (23)
- 文件格式 (21)
- 中间件编程 (21)
- DSP编程 (20)
- 通讯编程文档 (19)
- 其他嵌入式/单片机内容 (19)
- 编译器/解释器 (17)
- 微处理器开发 (16)
- 源码 (15)
- 加密解密 (13)
- 压缩解压 (13)
- 精品软件 (13)
- 软件工程 (10)
- Linux/Unix编程 (10)
- 单片机编程 (9)
- 串口编程 (9)
- 数学计算 (9)
- matlab例程 (9)
- 邮电通讯系统 (9)
- 技术教程 (8)
- USB编程 (8)
- 书籍 (7)
- FPGA (7)
- 电子书籍 (7)
- 数据结构 (6)
- EDA相关 (5)
- 开发工具 (5)
- 编辑器/阅读器 (5)
- *行业应用 (5)
- 接口技术 (4)
- 设计相关 (4)
- 操作系统开发 (4)
- ALTERA FPGA开发软件 (4)
- 模拟电子 (4)
- allegro (4)
- 驱动编程 (4)
- 教育系统应用 (4)
- 其他行业 (4)
- 交通/航空行业 (4)
- 教程 (3)
- C/C++语言编程 (3)
- 行业应用文档 (3)
- 其他文档 (3)
- 实用工具 (3)
- 并口编程 (3)
- MacOS编程 (3)
- 论文 (2)
- 仿真技术 (2)
- 教材/考试/认证 (2)
- 单片机相关 (2)
- 嵌入式综合 (2)
- FPGA (2)
- 技术管理 (2)
- VC书籍 (2)
- 行业发展研究 (2)
- 软件 (1)
- 电路图 (1)
- 笔记 (1)
- 应用设计 (1)
- 开发板 (1)
- 其他 (1)
- MAX+plusⅡ (1)
- PCB相关 (1)
- uCOS编程 (1)
- 无线通信 (1)
- Linux/uClinux/Unix编程 (1)
- 存储器技术 (1)
- 集成开发环境源码 (1)
- 资料/手册 (1)
- 测试测量 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- 工控技术 (1)
- 教程资料 (1)
- Internet/网络编程 (1)
- Modem编程 (1)
- 多国语言处理 (1)
- CA认证 (1)
- 其他数据库 (1)
- 人工智能/神经网络 (1)
技术资料 VHDLADC数码管动态扫描.rar
包含基于VHDL语言的ADC采样的 整个工程文件，代码中选用数码管动态扫描方式输出。
技术资料 verilog_criterion.rar
华为大规模逻辑电路设计指导手册,包括verilog和VHDL语言语法和设计规范
并行计算 数字系统设计这是有关的相关源代码
数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... ...
技术资料 在电机检测中的应用
本文介绍了电机鉴向、四倍频的原理以及使用EMPM7128S 进行鉴向、四倍频、计数的方法，并给出了相应的VHDL 程序和仿真图。关键词：EPM7128S 鉴向四倍频 VHDLA
技术资料 基于FPGA的自动升降电梯控制器设计
介绍了基于VHDL语言设计的电梯控制器，并进行了电路综合和仿真。该控制器遵循方向优先的控制方式方案，提供 6个楼层多用户的载客服务并指示电梯的运行情况。关键词：VHDL；控制器；
VHDL/FPGA/Verilog 关于一个8位处理器的分析
关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试
其他 滤波器设计及数据采集系统
滤波器设计及数据采集系统，希望对你有用，欢迎分享。本人想要VHDL的步进电机控制代码
通讯/手机编程 Turbo Decoder Release 0.3 * Double binary, DVB-RCS code * Soft Output Viterbi Algorithm * MyHDL c
Turbo Decoder Release 0.3
* Double binary, DVB-RCS code
* Soft Output Viterbi Algorithm
* MyHDL cycle/bit accurate model
* Synthesizable VHDL model
其他嵌入式/单片机内容 三八译码器的源代码
三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码