搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒

在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。

https://www.eeworm.com/dl/663/321300.html

下载: 80

查看: 1098

VHDL UP3 开发板代码

汇编语言  这是一个利用MAX PULL 制作的VHDL的减法器的程序如果有需要仿真图的请叫站长联系我

这是一个利用MAX PULL 制作的VHDL的减法器的程序如果有需要仿真图的请叫站长联系我

https://www.eeworm.com/dl/644/326700.html

下载: 152

查看: 1068

PULL VHDL MAX 减法器

VHDL/FPGA/Verilog 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒

在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒，具有闹钟，整点报时，时间可重新设置等功能，在LCD1602上显示。绝对推荐，比网上其他类似代码功能要全而且经过验证。最关键的是该代码是直接通过I2C总线来获取UP3开发板上的实时时钟芯片的时间的,当然也可以通过I2C对时钟芯片进行设置. ...

https://www.eeworm.com/dl/663/337484.html

下载: 57

查看: 1150

VHDL UP3 开发板代码

VHDL/FPGA/Verilog 最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd

最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd

https://www.eeworm.com/dl/663/391802.html

下载: 60

查看: 1090

vhd gcd_disp stim vhdl

VHDL/FPGA/Verilog 里面有四个vhdl源程序分别为状态机三位表决器和交通灯优先编码器

里面有四个vhdl源程序分别为状态机三位表决器和交通灯优先编码器

https://www.eeworm.com/dl/663/397554.html

下载: 95

查看: 1065

vhdl 源程序分交通灯

VHDL/FPGA/Verilog 介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。

介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。

https://www.eeworm.com/dl/663/381553.html

下载: 122

查看: 1192

VHDL 除法分子模块

VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移

vhdl语言的100个例子 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移位寄存器第8例综合单元库第9例七值逻辑与基本数据类型第10例函数 ...

https://www.eeworm.com/dl/663/390370.html

下载: 36

查看: 1201

100 vhdl VHDL 语言

VHDL/FPGA/Verilog 该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.

该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.

https://www.eeworm.com/dl/663/168829.html

下载: 173

查看: 1121

xilinx 95144 cpld VHDL

并行计算  这是个用VHDL写的测频源程序,最大可测10M,你可以任意修改,但请你更新后发一份给我

这是个用VHDL写的测频源程序,最大可测10M,你可以任意修改,但请你更新后发一份给我

https://www.eeworm.com/dl/694/224155.html

下载: 56

查看: 1110

VHDL 10 测频修改

其他  用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处

用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处

https://www.eeworm.com/dl/534/251490.html

下载: 201

查看: 1055

VHDL 代码抢答器编写

搜索结果

按分类筛选

VHDL/FPGA/Verilog 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒

汇编语言  这是一个利用MAX PULL 制作的VHDL的减法器的程序如果有需要仿真图的请叫站长联系我

VHDL/FPGA/Verilog 在UP3开发板上已经验证过的VHDL代码。精确到十分之一秒

VHDL/FPGA/Verilog 最大公约数七段显示器编码,各个源描述的编译顺序gcd_disp.vhd,vhdl.vhd,stim.vhd

VHDL/FPGA/Verilog 里面有四个vhdl源程序分别为状态机三位表决器和交通灯优先编码器

VHDL/FPGA/Verilog 介绍了利用VHDL实现八位除法,采用层次化设计,该除法器采用了VHDL的混合输入方式,将除法器分成若干个子模块后,对各个子模块分别设计,各自生成功能模块完成整体设计,实现了任意八位无符号数的除法。

VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移

VHDL/FPGA/Verilog 该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.

并行计算  这是个用VHDL写的测频源程序,最大可测10M,你可以任意修改,但请你更新后发一份给我

其他  用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处