搜索结果

找到约 6,273 项符合 vhdl 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 此文是一个完整的字符发生器的设计及设置,文中有完整的vhdl代码及原理图.

此文是一个完整的字符发生器的设计及设置,文中有完整的vhdl代码及原理图.
https://www.eeworm.com/dl/663/204254.html
下载: 173
查看: 1090

VHDL/FPGA/Verilog 这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流

这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
https://www.eeworm.com/dl/663/206369.html
下载: 76
查看: 1171

嵌入式/单片机编程 设计输入 ! 多种设计输入方法 – Quartus II &#8226 原理图式图形设计输入 &#8226 文本编辑 – AHDL, VHDL, Verilog &#8226 内存编辑

设计输入 ! 多种设计输入方法 – Quartus II &#8226 原理图式图形设计输入 &#8226 文本编辑 – AHDL, VHDL, Verilog &#8226 内存编辑 – Hex, Mif – 第三方工具 &#8226 EDIF &#8226 HDL &#8226 VQM – 或采用一些别的方法去优化和提高输入的灵活性: &#8226 混合设计格式 &#8226 利用LPM和宏功能模块来加速设计输入 ...
https://www.eeworm.com/dl/647/211589.html
下载: 171
查看: 1095

通讯/手机编程 VHDL 实现DDS的数字移相信号发生器的设计代码.直接解压打开就可以运行..自己写的代码

VHDL 实现DDS的数字移相信号发生器的设计代码.直接解压打开就可以运行..自己写的代码
https://www.eeworm.com/dl/527/214547.html
下载: 115
查看: 1092

嵌入式/单片机编程 基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器

基于fpga和sopc的用VHDL语言编写的EDA含异步清0和同步时钟使能的加法计数器
https://www.eeworm.com/dl/647/255018.html
下载: 121
查看: 1106

电子书籍 Circuit Design with VHDL 美国麻省理工学院的经典教材 而且最重要的是已经经过去保护的

Circuit Design with VHDL 美国麻省理工学院的经典教材 而且最重要的是已经经过去保护的,可以复制,可以打印,给大家分享!
https://www.eeworm.com/dl/cadence/ebook/271927.html
下载: 152
查看: 1127

VHDL/FPGA/Verilog vhdl语言编写的实现uart协议的程序,用于rs232电气接口程序开发.支持比特率从2400-115200.

vhdl语言编写的实现uart协议的程序,用于rs232电气接口程序开发.支持比特率从2400-115200.
https://www.eeworm.com/dl/663/297202.html
下载: 65
查看: 1115

VHDL/FPGA/Verilog 分频电路的VHDL设计,在你的设计中,如果有用到分频电路的话,他将帮组你了解分频电路

分频电路的VHDL设计,在你的设计中,如果有用到分频电路的话,他将帮组你了解分频电路
https://www.eeworm.com/dl/663/298294.html
下载: 82
查看: 1095

VHDL/FPGA/Verilog VHDL编写的万年历,已在实验箱上验证,目标芯片EP1C3T144C8

VHDL编写的万年历,已在实验箱上验证,目标芯片EP1C3T144C8
https://www.eeworm.com/dl/663/304223.html
下载: 116
查看: 1085

VHDL/FPGA/Verilog VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等

VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等
https://www.eeworm.com/dl/663/305986.html
下载: 87
查看: 1162