搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog 基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。

基于vhdl的数字闹钟的设计。可实现计时、闹钟、调节时间功能。可以在FPGA上实现。

https://www.eeworm.com/dl/663/421766.html

下载: 111

查看: 1106

VHDL/FPGA/Verilog FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器

FPGA驱动LED显示:运用硬件描述语言（如VHDL）设计一个显示译码驱动器，即将要显示的字符译成8段码。由于FPGA有相当多的引脚端资源，如果显示的位数N较少，可以直接使用静态显示方式，即将每一个数码管都分别连接到不同的8个引脚线上，共需要8×N条引脚线控制. ...

https://www.eeworm.com/dl/663/427014.html

下载: 116

查看: 1108

FPGA VHDL LED 驱动

VHDL/FPGA/Verilog 改程序用VHDL编写实现由8位二进制数转化成整数的功能

改程序用VHDL编写实现由8位二进制数转化成整数的功能

https://www.eeworm.com/dl/663/434549.html

下载: 22

查看: 1215

VHDL 程序 8位二进制数

VHDL/FPGA/Verilog 32位元浮点数加法器,用于以VHDL编写的32位元CPU

32位元浮点数加法器,用于以VHDL编写的32位元CPU

https://www.eeworm.com/dl/663/449144.html

下载: 148

查看: 1271

VHDL CPU 浮点数加法器

VHDL/FPGA/Verilog 一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码

一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码

https://www.eeworm.com/dl/663/455911.html

下载: 170

查看: 1132

FIFO fifo VHDL 格雷码

VHDL/FPGA/Verilog 东南大学学生数字系统设计实验：用VHDL语言编写Printer与CPU互连的接口程序

东南大学学生数字系统设计实验：用VHDL语言编写Printer与CPU互连的接口程序

https://www.eeworm.com/dl/663/460647.html

下载: 185

查看: 1106

Printer VHDL CPU 东南大学

VHDL/FPGA/Verilog DE2_SD_Card_Audio是基于DE II的音频从SD卡读入的VHDL语言程序

DE2_SD_Card_Audio是基于DE II的音频从SD卡读入的VHDL语言程序

https://www.eeworm.com/dl/663/476671.html

下载: 77

查看: 1215

SD_Card_Audio VHDL DE 音频

VHDL/FPGA/Verilog 一个基于vhdl语言的脉冲宽度调制。并且有两个脉冲输出

一个基于vhdl语言的脉冲宽度调制。并且有两个脉冲输出

https://www.eeworm.com/dl/663/480664.html

下载: 91

查看: 1152

vhdl 语言脉冲宽度调制脉冲输出

VHDL/FPGA/Verilog 空调系统有限状态机的硬件描述使用VHDL语言注释详细想要的赶紧下载吧

空调系统有限状态机的硬件描述使用VHDL语言注释详细想要的赶紧下载吧

https://www.eeworm.com/dl/663/482564.html

下载: 36

查看: 1088

VHDL 空调系统有限状态机

VHDL/FPGA/Verilog 这是一个工业用的普通温度传感器DS18b20的VHDL文件

这是一个工业用的普通温度传感器DS18b20的VHDL文件，直接可用，可为FPGA的其他逻辑模块或者Nios提供接口，其输出为18b20的11位温度暂存器的值。

https://www.eeworm.com/dl/663/490725.html

下载: 108

查看: 1135

VHDL 18b b20 DS

搜索结果

按分类筛选