搜索：vhdl - 虫虫下载站

VHDL/FPGA/Verilog fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过

fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过

https://www.eeworm.com/dl/663/168941.html

下载: 170

查看: 1101

VHDL/FPGA/Verilog dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过

dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过

https://www.eeworm.com/dl/663/168946.html

下载: 93

查看: 1122

dspbuilder modelsim matlab VHDL

数学计算  这是一个DDS程序,用VHDL编写,实现的是一个频率可调的方波

这是一个DDS程序,用VHDL编写,实现的是一个频率可调的方波

https://www.eeworm.com/dl/641/179222.html

下载: 119

查看: 1163

VHDL DDS 程序方波

其他  8051微控制器的ip 核的vhdl源代码,其中包含了相应的测试程序.

8051微控制器的ip 核的vhdl源代码,其中包含了相应的测试程序.

https://www.eeworm.com/dl/534/182383.html

下载: 121

查看: 1113

8051 vhdl 微控制器源代码

VHDL/FPGA/Verilog 这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器

这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。

https://www.eeworm.com/dl/663/187557.html

下载: 140

查看: 1192

VHDL 语言编写参数

编辑器/阅读器  SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写

SDI接口的源程序,包括扰码编码,并串转换,用VHDL硬件描述语言编写

https://www.eeworm.com/dl/626/211682.html

下载: 180

查看: 1187

VHDL SDI 接口源程序

VHDL/FPGA/Verilog 用VHDL语言实现0--100范围内简单计算器功能的源代码

用VHDL语言实现0--100范围内简单计算器功能的源代码，包括加减乘除四种运算功能

https://www.eeworm.com/dl/663/217458.html

下载: 86

查看: 1126

VHDL 100 语言计算器

VHDL/FPGA/Verilog 用VHDL语言实现的控制DS18B20构成测温仪表的程序

用VHDL语言实现的控制DS18B20构成测温仪表的程序，包含了全部代码，可显示最高精度

https://www.eeworm.com/dl/663/217459.html

下载: 155

查看: 1121

VHDL 18B B20 DS

VHDL/FPGA/Verilog SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.

SPI串口的内核实现（vhdl）,可以用qII等软件直接加到FPGA或者CPLD里面.

https://www.eeworm.com/dl/663/221863.html

下载: 49

查看: 1137

FPGA CPLD vhdl SPI

VHDL/FPGA/Verilog 新型串并架构的高速FIR滤波器,对研究VHDL实现FIR的朋友有用处

新型串并架构的高速FIR滤波器,对研究VHDL实现FIR的朋友有用处

https://www.eeworm.com/dl/663/243482.html

下载: 57

查看: 1077

FIR VHDL 架构滤波器

搜索结果

按分类筛选