搜索结果
找到约 5,196 项符合
verilog learning 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1818)
- VHDL/FPGA/Verilog (1517)
- 其他书籍 (187)
- 学术论文 (146)
- 其他 (130)
- 教程资料 (123)
- 嵌入式/单片机编程 (92)
- 其他嵌入式/单片机内容 (88)
- 可编程逻辑 (78)
- 单片机开发 (78)
- 人工智能/神经网络 (54)
- VIP专区 (44)
- 书籍 (43)
- 微处理器开发 (41)
- 源码 (39)
- VHDL/Verilog/EDA源码 (39)
- 软件设计/软件工程 (34)
- 串口编程 (32)
- 技术书籍 (30)
- 电子书籍 (30)
- 加密解密 (26)
- 通讯/手机编程 (25)
- 汇编语言 (23)
- 文章/文档 (22)
- matlab例程 (21)
- 系统设计方案 (21)
- 书籍源码 (20)
- 软件工程 (18)
- 技术教程 (16)
- 操作系统开发 (15)
- 教程资料 (15)
- VC书籍 (15)
- 文件格式 (14)
- Java书籍 (14)
- Linux/Unix编程 (13)
- 编译器/解释器 (13)
- DSP编程 (11)
- 中间件编程 (11)
- 并行计算 (11)
- 教程 (10)
- 单片机编程 (10)
- Java编程 (10)
- 数学计算 (10)
- USB编程 (10)
- 压缩解压 (9)
- 编辑器/阅读器 (9)
- 行业发展研究 (9)
- 通讯编程文档 (8)
- *行业应用 (7)
- 精品软件 (7)
- 实用工具 (6)
- 其他文档 (5)
- 论文 (4)
- 应用设计 (4)
- 数值算法/人工智能 (4)
- EDA相关 (4)
- 开发工具 (4)
- 嵌入式综合 (4)
- allegro (4)
- Internet/网络编程 (4)
- 技术管理 (4)
- 无线通信 (3)
- 教材/考试/认证 (3)
- 资料/手册 (3)
- ALTERA FPGA开发软件 (3)
- 模拟电子 (3)
- 教程资料 (3)
- SCSI/ASPI (3)
- 数据结构 (3)
- 并口编程 (3)
- Windows CE (3)
- GPS编程 (3)
- RFID编程 (3)
- FPGA (2)
- 电子书籍 (2)
- 行业应用文档 (2)
- 设计相关 (2)
- 仿真技术 (2)
- FPGA (2)
- Mentor (2)
- 网络 (2)
- 家庭/个人应用 (2)
- 其他行业 (2)
- 人物传记/成功经验 (2)
- 软件 (1)
- 经验 (1)
- 其他 (1)
- PCB相关 (1)
- C/C++语言编程 (1)
- 经验分享 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 图形图像 (1)
- 测试测量 (1)
- 集成开发环境 (1)
- 通信网络 (1)
- 游戏 (1)
- 企业管理 (1)
- 传真(Fax)编程 (1)
- 多国语言处理 (1)
教程资料 使用Verilog编写的同步FIFO
使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。
教程资料 verilog代码读写SDRAM 不带仿真
verilog 代码,读写SDRAM 不带仿真,需要自己编写测试文件
教程资料 TMS3205402Verilog HDL源码
TMS3205402Verilog HDL源码
教程资料 多个Verilog和vhdl程序例子
多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码
教程资料 i2c code for the verilog
i2c code for the verilog
教程资料 VERILOG HDL 实际工控项目源码
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2
allegro Verilog Coding Style for Efficient Digital Design
 
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...
Mentor Design Safe Verilog State Machine(Synplicity)
 
One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state machines in the sourcecode, and implement them with either sequential, gray, or one-hot encoding. But alsoperform a reachability ana ...
单片机编程 Verilog HDL硬件描述语言
硬件描述语言
单片机编程 用Verilog实现8255芯片功能
用Verilog实现8255芯片功能