搜索：verilog hdl 是什么？

技术资料  verilog半分频

采用Verilog实现参考时钟的非整数分频功能，支持n+0.5分频模式，适用于需要精确控制输出脉宽的场景。基于同步逻辑设计，确保时序稳定可靠，提升系统时钟灵活性与精度。

https://www.eeworm.com/dl/1005294.html

下载: 1

查看: 79

Verilog 分频电路时序控制数字逻辑

技术资料  FPGA_verilog

一套经过验证的FPGA开发代码库，采用Verilog语言编写，适用于数字电路设计与实现，包含多种常用模块和测试案例，便于快速上手与项目应用。

https://www.eeworm.com/dl/1005676.html

下载: 3

查看: 57

FPGA Verilog 数字电路开发模块

ALTERA FPGA开发软件  HDL Designer Series 2010.2a win320

Mentor Graphics HDL Designer 工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机资料表格，无论设计复杂性如何，都能迅速建立高品质且结构良好的硬件描述语言。HDL Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统单芯片设计，让客户新产品于更短时间内上 ...

https://www.eeworm.com/dl/552/13571.html

下载: 174

查看: 1551

Designer 2010.2 Series HDL

文章/文档  hdl优化设计十大戒律-转载

hdl优化设计十大戒律-转载

https://www.eeworm.com/dl/652/121049.html

下载: 37

查看: 1064

hdl 优化设计

VHDL/FPGA/Verilog 用HDL语言编写的通用fifo源码

用HDL语言编写的通用fifo源码，通过对fifo的宽度和深度进行配置，可以产生我们所需要的fifo，还包括fifo的测试程序和仿真Makefile脚本

https://www.eeworm.com/dl/663/152448.html

下载: 114

查看: 1108

fifo HDL 语言编写

VHDL/FPGA/Verilog vhdl和verling hdl 的加法器

vhdl和verling hdl 的加法器

https://www.eeworm.com/dl/663/162469.html

下载: 38

查看: 1093

verling vhdl hdl 加法器

其他书籍  一本关于veirlog hdl的好书

一本关于veirlog hdl的好书，里面有实例可以参考，也讲了语法。

https://www.eeworm.com/dl/542/170617.html

下载: 25

查看: 1077

veirlog hdl

VHDL/FPGA/Verilog 详细的SDRAM控制器HDL代码

详细的SDRAM控制器HDL代码，最顶层代码，很清晰

https://www.eeworm.com/dl/663/219246.html

下载: 30

查看: 1062

SDRAM HDL 控制器代码

中间件编程  adder4 hdl ok in Quartus II 5.1

adder4 hdl ok in Quartus II 5.1

https://www.eeworm.com/dl/682/236168.html

下载: 189

查看: 1268

Quartus adder4 5.1 hdl

VHDL/FPGA/Verilog I2C bus HDL source and testbench

I2C bus HDL source and testbench

https://www.eeworm.com/dl/663/287497.html

下载: 151

查看: 1127

testbench source I2C HDL

搜索结果

按分类筛选