搜索：verilog hdl 是什么？

通信网络  突发OFDM接收机同步算法研究与实现

根据突发OFDM系统的特点，提出了一种具有实用价值的OFDM帧同步方法。在经典SC算法的基础上，提出了改进型SC算法和基于时域PN序列的改进型SC算法。对这两种算法进行了仿真对比，仿真结果表明基于时域PN序列的SC算法能够实现突发帧的精同步，而改进型SC算法只能实现粗同步。但是改进型SC算法更适合FPGA实现，采用Verilog HDL ...

https://www.eeworm.com/dl/564/32827.html

下载: 66

查看: 1055

OFDM 接收机同步算法

基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C语言对MC8051 IP Core进行编程，以其作为控制核心，实现系统控制。在FPGA芯片中，利用Verilog HDL语言进行编程，设计了以MC8051 IP Core为核心的控制模块、计数模块、锁存模块和LCD显示模块等几部分，实现了频率的自动测量，测量范围为0.1Hz~50MHz，测量误差0.01% ...

https://www.eeworm.com/dl/kbcluoji/39290.html

下载: 121

查看: 1084

FPGA 多功能频率计

VHDL/FPGA/Verilog VHDL是由美国国防部为描述电子电路所开发的一种语言

VHDL是由美国国防部为描述电子电路所开发的一种语言，其全称为(Very High Speed Integrated Circuit) Hardware Description Language。与另外一门硬件描述语言Verilog HDL相比，VHDL更善于描述高层的一些设计，包括系统级（算法、数据通路、控制）和行为级（寄存器传输级），而且VHDL具有设计重用、大型设计能力、可读性强 ...

https://www.eeworm.com/dl/663/406080.html

下载: 61

查看: 1053

VHDL 美国电子电路语言

技术资料  ModelSim经典教程

使用ModelSim™的本教程基于以下假设：•您熟悉如何使用操作系统及其窗口管理系统和图形界面：OpenWindows，OSF / Motif，CDE，KDE，GNOME或Microsoft Windows XP。•您具有编写设计和/或测试平台的语言的工作知识（例如VHDL，Verilog）。虽然ModelSim是在学习HDL概念和实践时使用的优秀应用程序，但本教程并非旨在支持该 ...

https://www.eeworm.com/dl/840517.html

下载: 5

查看: 6422

modelsim 教程

技术资料  基于FPGA的带CRC校验的异步串口通信

基于FPGA的带CRC校验的异步串口通信由于FPGA具有速度快，效率高，灵活稳定，集成度高等优点，所以为了提高串口通信的速度和效率，在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因，串行通信经常会出现异常情况。然而，在串行通信中添加CRC校验，可以提高通信的可靠性。采用Verilo ...

https://www.eeworm.com/dl/855033.html

下载: 1

查看: 6971

fpga crc 异步串口通信

Mentor Creating Safe State Machines(Mentor)

&nbsp; Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...

https://www.eeworm.com/dl/Mentor/21526.html

下载: 165

查看: 1190

Creating Machines Mentor State

可编程逻辑  Creating Safe State Machines(Mentor)

&nbsp; Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...

https://www.eeworm.com/dl/kbcluoji/40149.html

下载: 134

查看: 1064

Creating Machines Mentor State

技术资料  基于FPGA的AD转换控制器设计

采用FPGA器件EPlC12实现了对A／D转换芯片AD7822的实时采样控制，并将采集的数据暂存到SEAM中以备后续处理。整个设计在QuartusIl环境下，采用Veriiog HDL语言描述，给出了硬件电路连接、硬件内部逻辑设计以及测试波形，可用于模拟信号的高速实时采集。 ...

https://www.eeworm.com/dl/978802.html

下载: 10

查看: 451

FPGA AD转换

VHDL/FPGA/Verilog altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码

altera公司提供的适用于包涵DSP内核的FPGA的二维DCT变换源码，语言是：verilog 性能不错，不过资源消耗有点大，可以用来学习多项式变换的DCT算法

https://www.eeworm.com/dl/663/133357.html

下载: 157

查看: 1108

altera FPGA DSP DCT

VHDL/FPGA/Verilog UART16550兼容的串行通讯控制器

UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。

https://www.eeworm.com/dl/663/308066.html

下载: 45

查看: 1052

16550 UART 兼容串行通讯

搜索结果

按分类筛选