搜索：verilog hdl 是什么？

找到约 5,359 项符合「verilog hdl 是什么？」的查询结果

结果 5,359
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 5,359 条结果
按分类筛选
显示更多分类
https://www.eeworm.com/dl/663/475359.html VHDL/FPGA/Verilog

基于FPGA的嵌入式机器人视觉识别系统模块源代码

基于FPGA的嵌入式机器人视觉识别系统模块源代码，也包括了所有硬件设计资料，是VERILOG格式
下载 169
·
查看 1162
https://www.eeworm.com/dl/519/486522.html 加密解密

内带3个sha1的C源码。经验证都可用。在我们项目中

内带3个sha1的C源码。经验证都可用。在我们项目中，已经用于验证SHA1的verilog
下载 160
·
查看 1063
https://www.eeworm.com/dl/870476.html 技术资料

设计与验证VerilogHDL

比较系统和深入得介绍了如何使用verilog进行fpga开发以及对代码的测试，是一本难得的好书。
下载 7
·
查看 4748
https://www.eeworm.com/dl/976721.html 技术资料

FPGA不可综合

FPGA里面有很多的不可综合的verilog，我做了一些总结并生成了PDF文档 希望能够给你带来帮助
下载 8
·
查看 727
https://www.eeworm.com/dl/929341.html 技术资料

H.264中自适应二进制算术编码的IP核设计及其FPGA验证

阐述H.264/AVC 二进制算术编码的原理，论述此编码的IP 核设计方案及其FPGA 验证。整个设计使用VerilogHDL 语言描述，在 ALDEC 的Active_HDL6.2 平台上进行时序仿
下载 8
·
查看 6870
https://www.eeworm.com/dl/allegro/20115.html allegro

State Machine Coding Styles for Synthesis

  本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth ...
下载 126
·
查看 1260
https://www.eeworm.com/dl/kbcluoji/40134.html 可编程逻辑

State Machine Coding Styles for Synthesis

  本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth ...
下载 30
·
查看 1102
https://www.eeworm.com/dl/663/294643.html VHDL/FPGA/Verilog

EPM1270和单片机的8080通讯接口

EPM1270和单片机的8080通讯接口，适合单片机与CPLD之间的高速通讯，verilog语言，QuartusII环境
下载 22
·
查看 1264
https://www.eeworm.com/dl/534/319403.html 其他

该程序是用quartus II作为开发工具

该程序是用quartus II作为开发工具，用verilog语言编写，实现全加器功能的实例。对初学者很有意义
下载 96
·
查看 1080
https://www.eeworm.com/dl/534/472657.html 其他

交通灯控制器

交通灯控制器，verilog，可控制两个方向各四盏灯的亮灭，并具有时间显示
下载 23
·
查看 1054