搜索：verilog hdl 是什么？

https://www.eeworm.com/dl/663/344458.html VHDL/FPGA/Verilog

dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过.

下载 80

·

查看 1092

#dp_xiliux #Verilog #CPLD #设计实验

https://www.eeworm.com/dl/663/347660.html VHDL/FPGA/Verilog

用verilog语言编写的4位算术逻辑单元ALU,功能参考74181

用verilog语言编写的4位算术逻辑单元ALU,功能参考74181，包含.v文件以及测试用.vwf文件

下载 143

·

查看 1335

#verilog #74181 #ALU #语言

https://www.eeworm.com/dl/663/352563.html VHDL/FPGA/Verilog

针对串行存储器M25P80应用的verilog程序

下载 103

·

查看 1067

#verilog #M25P80 #串行存储器 #程序

https://www.eeworm.com/dl/648/352567.html 单片机开发

针对串行存储器M25P80应用的verilog程序

下载 139

·

查看 1056

#verilog #M25P80 #串行存储器 #程序

https://www.eeworm.com/dl/534/353427.html 其他

This is an extension of sign example. You can design your own traffic sign by using Verilog. And the

This is an extension of sign example. You can design your own traffic sign by using Verilog. And the result from Verilog can be seen by the attached C file.

下载 109

·

查看 1124

#sign #extension #Verilog #example

https://www.eeworm.com/dl/534/356038.html 其他

用CASE实现4选1数据选择器很实用运用VERILOG

下载 155

·

查看 1174

#VERILOG #CASE #数据选择器

https://www.eeworm.com/dl/684/363069.html 软件设计/软件工程

基于DDS原理的正弦信号发生器。用VERILOG语言实现

基于DDS原理的正弦信号发生器。用VERILOG语言实现，功能强大。

下载 107

·

查看 1117

#VERILOG #DDS #正弦信号发生器 #语言

https://www.eeworm.com/dl/663/386778.html VHDL/FPGA/Verilog

xilinx fpga 做VGA驱动信号的Verilog原代码,ise版本9.2,

下载 64

·

查看 1102

#Verilog #xilinx #fpga #VGA

https://www.eeworm.com/dl/534/389678.html 其他

IIR code. IEEE STD 1364-1995 Verilog file: iir_par.v.

下载 194

·

查看 1059

#Verilog #iir_par #IEEE #1364

https://www.eeworm.com/dl/663/391216.html VHDL/FPGA/Verilog

一个用verilog编写的总线仲裁程序。多个设备共享总线

一个用verilog编写的总线仲裁程序。多个设备共享总线，不同设备的优先级是变化的，保证每个设备都有公平的使用总线的机会。

下载 28

·

查看 1170

#verilog #编写 #总线仲裁 #总线