搜索：verilog hdl 是什么？

https://www.eeworm.com/dl/663/319357.html VHDL/FPGA/Verilog

基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角

基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投 ...

下载 65

·

查看 1224

#verilog #1.00 #1.50 #1.80

https://www.eeworm.com/dl/644/384635.html 汇编语言

辅助说明：代码交流 QQ59771230 email:choudaxian@163.com 注意事项： 1) LCD 指令中的TEXT GRAPHIC AREA SET效果是什么样的

辅助说明：代码交流 QQ59771230 email:choudaxian@163.com 注意事项： 1) LCD 指令中的TEXT GRAPHIC AREA SET效果是什么样的 2) LCD 指令中的MODE SET中的OR AND XOR 有图层的味道　 3) DJNZ+指令C0H(DATA AND WRITE)与相同的数据时就会出错 4) CHAR ADN PIC分别清除 5) 几何图形绘制与实现图 ...

下载 170

·

查看 1074

#choudaxian #59771230 #GRAPHIC #email

https://www.eeworm.com/dl/639/451600.html 文件格式

对于解决一般的问题就不是什么问题了,十分似的可怜见法就急口令士大夫了士大夫

下载 120

·

查看 1138

#十分

https://www.eeworm.com/dl/927016.html 技术资料

1.4FPGA的设计工具.ppt

MAX＋PLUSⅡ软件支持各种HDL语言设计输入，包括VHDL、Verilog HDL和Altera自己的硬件

下载 9

·

查看 6966

#FPGA

https://www.eeworm.com/dl/518530.html 源码

CAN控制器

FPGA实现CAN控制器，Verilog HDL编写代码

下载 1

·

查看 23

#CAN #控制器

https://www.eeworm.com/dl/947182.html 技术资料

秒表

通过Verilog HDl语言设计数字秒表，设计灵活。

下载 10

·

查看 7110

#Verilog #设计

https://www.eeworm.com/dl/982653.html 技术资料

fifo源码含testbench

基于Quartus的FIFO设计 Verilog HDL语言含testbench

下载 6

·

查看 242

#testbench #fifo #源码

https://www.eeworm.com/dl/987806.html 技术资料

hzwjy2100

秒表设计 verilog hdl quartusii 9.0 modelsim 仿真平台

下载 8

·

查看 440

#hzwjy #2100

https://www.eeworm.com/dl/663/318727.html VHDL/FPGA/Verilog

8.12 MASK调制VHDL程序及仿真,完增的、、用hdl完成了mask的编译和仿真

下载 166

·

查看 1070

#8.12 #MASK #VHDL #mask

https://www.eeworm.com/dl/663/453446.html VHDL/FPGA/Verilog

d flip flop t flip flop counter mux using active hdl can be run using 3.2 version and creating new d

d flip flop t flip flop counter mux using active hdl can be run using 3.2 version and creating new design

下载 165

·

查看 1098

#using #flip #flop #creating