搜索结果

找到约 8,501 项符合 system verilog 的查询结果

按分类筛选

显示更多分类

书籍 Essentials+of+LTE+and+LTE-A

The next-generation wireless broadband technology is changing the way we work, live, learn, and communicate through effective use of state- of-the-art mobile broadband technology. The packet-data-based revolu- tion started around 2000 with the introduction of 1x Evolved Data Only (1xEV-DO) and 1x Ev ...
https://www.eeworm.com/dl/521897.html
查看: 86

技术资料 基于单片机的无线数据传输系统设计

基于单片机的无线数据传输系统的设计,实现了温度和湿度的自动采集、无线通讯和报警功能。该系统包括了LCD1602显示电路、DHT11温湿度采集电路等,完成了基于无线数据传输的方法来实现温湿度的采集。This paper introduces a design of wireless data transmission system based on MCU,which realizes the functions of autom ...
https://www.eeworm.com/dl/897283.html
下载: 6
查看: 136

开发工具 ABEL5.0

 开发GAL/PAL的软件,DOS界面进行行为级仿真,判断设计的可行性,验证模块的功能和设计的 debug。然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover /for VHDL)分析仿真结果,验证测试级别。
https://www.eeworm.com/dl/550/12754.html
下载: 27
查看: 1326

ALTERA FPGA开发软件 ABEL5.01

?开发GAL/PAL的软件,DOS界面进行行为级仿真,判断设计的可行性,验证模块的功能和设计的debug。然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果,验证测试级别。
https://www.eeworm.com/dl/552/13563.html
下载: 103
查看: 1189

汇编语言 農夫過河

農夫過河,用verilog寫的,動物種類加農夫共有4種,農夫一次只能帶一種動物過河,但是雞跟貓不能一起,豆不能跟雞一起
https://www.eeworm.com/dl/644/285441.html
下载: 39
查看: 1051

嵌入式/单片机编程 这个是在UNIX下

这个是在UNIX下,运用在集成电路设计中重要的两个步骤DA和DC.这个里面十分详细的介绍这两个软件,设计到UNIX的语言和Verilog HDL语言.
https://www.eeworm.com/dl/647/286032.html
下载: 159
查看: 1036

VHDL/FPGA/Verilog 基于srt-2算法

基于srt-2算法,利用verilog实现16位定点无符号数除法器(除数、被除数均由16位整数和16位小数组成,商由32位整数和16位小数构成,余数由32位小数组成)
https://www.eeworm.com/dl/663/300595.html
下载: 99
查看: 1070

VHDL/FPGA/Verilog 介绍了光纤光栅感温火灾探测系统的应用原 理

介绍了光纤光栅感温火灾探测系统的应用原 理,并重点阐述了用CPLD 设计虚拟MC14499 器件模 块,给出并解释了用Verilog HDL 语言实现的部分程 序和仿真测试结果。
https://www.eeworm.com/dl/663/346776.html
下载: 99
查看: 1085

技术资料 ABEL5.01

?开发GAL/PAL的软件,DOS界面进行行为级仿真,判断设计的可行性,验证模块的功能和设计的debug。然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover/for VHDL)分析仿真结果,验证测试级别。
https://www.eeworm.com/dl/884565.html
下载: 6
查看: 4041

技术资料 ABEL5.0

 开发GAL/PAL的软件,DOS界面进行行为级仿真,判断设计的可行性,验证模块的功能和设计的 debug。然后是调试和分析环境中使用代码处理箱(verisure/for verilog) (VHDLCover /for VHDL)分析仿真结果,验证测试级别。
https://www.eeworm.com/dl/885248.html
下载: 3
查看: 8780