搜索结果

找到约 8,501 项符合 system verilog 的查询结果

按分类筛选

显示更多分类

VHDL/FPGA/Verilog 本实验实现一个能显示小时

本实验实现一个能显示小时,分钟,秒的数字时钟(贝一特电子)Verilog源码
https://www.eeworm.com/dl/663/404166.html
下载: 84
查看: 1036

其他 十字路口交通灯控制:分为主路和辅路

十字路口交通灯控制:分为主路和辅路,由verilog实现
https://www.eeworm.com/dl/534/465070.html
下载: 102
查看: 1503

技术资料 基于CPLD器件的线型CCD东芝TCD1501的驱动程序

基于CPLD器件的线型CCD东芝TCD1501的驱动程序,用verilog语言开发。
https://www.eeworm.com/dl/834054.html
下载: 12
查看: 1169

技术资料 基于FPGA嵌入式系统设计(第二版)配套代码

《基于FPGA嵌入式系统设计》(第二版)的配套代码,verilog编写带工程。
https://www.eeworm.com/dl/839164.html
下载: 8
查看: 746

技术资料 串口通信

串口通信的VERILOG实现,能帮助大家学习和实验研究的完成,希望能提供帮助
https://www.eeworm.com/dl/910868.html
下载: 9
查看: 2966

技术资料 FPGA

verilog_HDL建模基础,对初学者来说真正能够理解透彻建模是非常有用的,
https://www.eeworm.com/dl/980897.html
下载: 3
查看: 907

技术资料 vhdl时钟

verilog开发的de2板子上用的时钟,包括定时计时等基本功能
https://www.eeworm.com/dl/986446.html
下载: 2
查看: 6196

技术资料 模60计数器

基于Verilog编程的模六十计数器的代码,还有在ISE软件上运行的其他东西。
https://www.eeworm.com/dl/998426.html
下载: 1
查看: 38

技术资料 FPG对dds信号发生器的设计

verilog语言编写的源码,主要是依据DDS的原理实现实现正弦波的源码
https://www.eeworm.com/dl/998550.html
下载: 1
查看: 94

Linux/Unix编程 Linux 默认情况下

Linux 默认情况下,PC 喇叭发出的嘟嘟声音警告(System Beep). 本程序可以让你随意控制蜂鸣器
https://www.eeworm.com/dl/619/347322.html
下载: 99
查看: 1058