搜索结果
找到约 35 项符合
sync 的查询结果
按分类筛选
数据库系统 通过SyncML对异构数据库复制的代码。如何通过Sync4J作为服务进行同步。
通过SyncML对异构数据库复制的代码。如何通过Sync4J作为服务进行同步。
Windows Mobile microsoft visual c++ 2005、windows mobile 5 远程控制PC.通过阅读项目源码能让你熟悉Active Sync RAPI
microsoft visual c++ 2005、windows mobile 5
远程控制PC.通过阅读项目源码能让你熟悉Active Sync RAPI
Linux/Unix编程 spserver 是一个实现了半同步/半异步(Half-Sync/Half-Async)和领导者/追随者(Leader/Follower) 模式的服务器框架
spserver 是一个实现了半同步/半异步(Half-Sync/Half-Async)和领导者/追随者(Leader/Follower) 模式的服务器框架，能够简化 TCP server 的开发工作。
spserver 使用 c++ 实现，目前实现了以下功能：
1.封装了 TCP server 中接受连接的功能；
2.使用非阻塞型I/O和事件驱动模型，由主线程负责处理所有 TCP 连接上的数据读 ...
技术资料 利用HFA1103视频放大器从视频信号中除去同步脉冲
This application note will examine a variety of sync formatsand a method for removing the sync p
技术资料 在视频系统如何迁移或插入同步模拟信号
Sync signals are a necessary part of video systems, but itseems like they are often there when y
嵌入式综合 KUN-TC35调试笔记
SYNC 引脚可以用来输出一个同步信号（synchronization signal），也可以在应用使来控制一个LED 灯的输出状态。：SYNC 端通过一个三极管或门电路来控制LED。
技术资料 CXD4140GG_E
The CXD4140GG is a signal processing LSI for Ye, Cy, Mg and G single CCD color cameras.
In addition to basic camera signal processing functions, it includes 2DNR, an AE/AWB detection circuit, a sync
signal generation circuit and an external sync circuit, etc.
This chip realizes basic camera control ...
VHDL/FPGA/Verilog 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块
此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现.
将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现
技术资料 CANopen协议报文格式说明
非常详细地介绍CANOpen通讯中EMCY、PDO、SDOrx、SDOtx、NMT error control、NMT、SYNC、TIME STAMP等的请求与应答数据格式
技术资料 ISL85415DEMO1Z应用指南
The ISL85415DEMO1Z kit is intended for use for Point-ofLoad applications sourcing from 3V to 36V. The kit is used to
demonstrate the performance of the ISL85415 Wide VIN Low
Quiescent Current High Efficiency Sync Buck Regulator with
500mA output current.