搜索结果
找到约 804 项符合
modelSim 的查询结果
按分类筛选
- 全部分类
- 技术资料 (350)
- VHDL/FPGA/Verilog (169)
- 学术论文 (95)
- 教程资料 (24)
- 可编程逻辑 (19)
- 其他书籍 (16)
- 其他 (12)
- 软件设计/软件工程 (9)
- 电子书籍 (8)
- 开发工具 (7)
- 仿真技术 (6)
- EDA相关 (4)
- 嵌入式综合 (4)
- 系统设计方案 (4)
- 精品软件 (4)
- 源码 (3)
- 应用设计 (3)
- VHDL/Verilog/EDA源码 (3)
- 技术教程 (3)
- ALTERA FPGA开发软件 (3)
- 模拟电子 (3)
- 通讯编程文档 (3)
- 微处理器开发 (3)
- matlab例程 (3)
- 软件 (2)
- 单片机编程 (2)
- 通讯/手机编程 (2)
- 书籍源码 (2)
- 实用工具 (2)
- XILINX FPGA开发软件 (2)
- 嵌入式/单片机编程 (2)
- 单片机开发 (2)
- Modelsim (2)
- VIP专区 (2)
- 书籍 (1)
- 教程 (1)
- 手册 (1)
- 笔记 (1)
- PCB相关 (1)
- 设计相关 (1)
- DSP编程 (1)
- 其他文档 (1)
- 技术书籍 (1)
- 教材/考试/认证 (1)
- 软件工程 (1)
- 资料/手册 (1)
- 视频教程 (1)
- 通信网络 (1)
- 教程资料 (1)
- 串口编程 (1)
- SCSI/ASPI (1)
- 文件格式 (1)
- 其他数据库 (1)
- uCOS (1)
- 文章/文档 (1)
- FlashMX/Flex源码 (1)
- 其他嵌入式/单片机内容 (1)
- GPS编程 (1)
- 3G开发 (1)
- 软件测试 (1)
SCSI/ASPI 这是我个人写的DLX处理器流水线的Verilog代码
这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。
学术论文 基于FPGA的视频压缩IP核设计
结合视频压缩的理论以及IP核设计中对于仿真验证的要求,本文设计了视频压缩IP核FPGA仿真验证平台.其硬件子平台以Xilinx公司XC2V3000为核心,针对视频压缩IP核应用仿真要求设计外围电路,构建一个视频压缩IP核的硬件仿真原型,采用运行于上位机上的控制和驱动软件作为软件解码子平台.同时还设计了完全独立于硬件之外的ModelSim软 ...
技术资料 基于FPGA的视频压缩IP核设计
结合视频压缩的理论以及IP核设计中对于仿真验证的要求,本文设计了视频压缩IP核FPGA仿真验证平台.其硬件子平台以Xilinx公司XC2V3000为核心,针对视频压缩IP核应用仿真要求设计外围电路,构建一个视频压缩IP核的硬件仿真原型,采用运行于上位机上的控制和驱动软件作为软件解码子平台.同时还设计了完全独立于硬件之外的ModelSim软 ...
VIP专区 特权《Verilog边码边学》视频教程全集
01 001 Vivado下载与安装.flv
02 002 Notepad++安装与设置.flv
03 003 Modelsim安装配置与库编译.flv
04 004 Modelsim自动仿真环境搭建.flv
05 101 组合逻辑与时序逻辑.flv
06 102 分频计数器设计.flv
07 103 使能时钟设计.flv
08 104 基于Xilinx BUFGCE原语的门控时钟设计.flv
09 105 理解FPGA设计的并行性.flv
10 106 同 ...
教程资料 采用FPGA模拟高动态GPS信号源中的C／A码产生器
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
系统设计方案 本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
VHDL/FPGA/Verilog 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设
计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数
（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可
通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使
用的电路，并在 ModelSim 上进行验证。 ...
VHDL/FPGA/Verilog This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM,
This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM, and simulate in Modelsim.
SDCC is the compiler.
Example compilation:
cd compile
sdcc --iram-size 0x80 --xram-size 0x800 t8051.c
REM sdcc --iram-size 0x80 t8051.c
packihx t8051.ihx > t8051.hex
...
技术资料 基于FPGA的正交信号发生器
·摘要：  利用FPGA的DSP开发工具DSP Builder对基本DDFS(直接数字频率合成)建模,并由该DDFS模块实现正交信号发生器,同时用ModelSim和QuartusⅡ进行正交信号的功能仿真时序仿真,仿真结果表明该正交信号频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换.   ...
技术资料 GPS接收机相关器的电路设计
阐述了GPS 相关器的工作原理并用Verilog 硬件描述语言实现的GPS 数字相关器的全部设计,它由控制接口模块
和相关通道组成,并在Modelsim6. 0 下后仿真通过。该电路用Altera 的FPGA 实现,工作正常,性能可靠,完全可以达到GPS
接收机的工作要求,并可以采用VLSI 实现。 ...