搜索结果

找到约 5,778 项符合 ip核 的查询结果

按分类筛选

显示更多分类

技术资料 IIC总线接口IP核的设计与验证

详述了一种基于AMBA总线接口的IIC总线控制器IP核设计,给出了该IP核的系统结构以及各个子模块的详细设计方法
https://www.eeworm.com/dl/974548.html
下载: 5
查看: 8011

VHDL/FPGA/Verilog VHDL版的C8051核(C8051).evatronix公司的IP核

VHDL版的C8051核(C8051).evatronix公司的IP核
https://www.eeworm.com/dl/663/357729.html
下载: 114
查看: 1081

单片机开发 fpga 8051单片机IP核。This is version 1.3 of the MC8051 IP core

fpga 8051单片机IP核。This is version 1.3 of the MC8051 IP core
https://www.eeworm.com/dl/648/163363.html
下载: 65
查看: 1245

单片机编程 基于EDA技术的单片机IP核设计

本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。
https://www.eeworm.com/dl/502/30068.html
下载: 107
查看: 1058

单片机编程 基于EDA技术的单片机IP核设计

本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。
https://www.eeworm.com/dl/502/30741.html
下载: 152
查看: 1076

教程资料 ISE新建工程及使用IP核步骤详解

ISE新建工程及使用IP核步骤详解
https://www.eeworm.com/dl/fpga/doc/32329.html
下载: 52
查看: 1119

开发工具 如何仿真IP核(建立modelsim仿真库完整解析)

  IP核生成文件:(Xilinx/Altera 同)   IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块 ...
https://www.eeworm.com/dl/550/37748.html
下载: 185
查看: 1086

可编程逻辑 定制简单LED的IP核的设计源代码

定制简单LED的IP核的设计源代码
https://www.eeworm.com/dl/kbcluoji/39099.html
下载: 23
查看: 1106

可编程逻辑 ISE新建工程及使用IP核步骤详解

ISE新建工程及使用IP核步骤详解
https://www.eeworm.com/dl/kbcluoji/39474.html
下载: 166
查看: 1089

仿真技术 如何仿真IP核(建立modelsim仿真库完整解析)

  IP核生成文件:(Xilinx/Altera 同)   IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块 ...
https://www.eeworm.com/dl/524/42501.html
下载: 125
查看: 1130