搜索：hDl - 虫虫下载站

电子书-RTL Design Style Guide for Verilog HDL540页A FF having a fixed input value is generated from the description in the upper portion of Example 2-21. In this case, ’0’ is output when the reset signal is asynchronously input, and ’1’ is output when the START signal rises. Therefore, the FF da ...

https://www.eeworm.com/dl/831346.html

下载: 6

查看: 883

RTL verilog hdl

技术资料  XILINX大学合作教材-Verilog+HDL程序设计与实践

XILINX大学合作教材-Verilog+HDL程序设计与实践

https://www.eeworm.com/dl/831693.html

下载: 2

查看: 9270

xilinx Verilog HDL

技术资料  USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码

USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码

https://www.eeworm.com/dl/836803.html

下载: 9

查看: 1950

usb asic fpga verilog hdl

技术资料  使用Verilog-HDL设计2位-16进制计数器

实验目的：学习计数器的设计、仿真和硬件测试方法。实验内容及步骤： 1.使用Verilog HDL设计2位 16进制计数器,由DE2的KEY0输入计数值，在HEX1，HEX0上显示计数值。 2.使用嵌入式逻辑分析仪进行仿真； 3.将实验程序下载到DE2运行。 ...

https://www.eeworm.com/dl/845079.html

下载: 2

查看: 4529

Verilog-HDL 计数器计数器

技术资料  有限状态机和可综合风格的Verilog HDL

由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃，可综合子集的国际标准目前尚未最后形成，因此各厂商的综合器所支持的HDL子集也略有所不同。本教材中有关可综合风格的Verilog HDL的内容，我们只 ...

https://www.eeworm.com/dl/845560.html

下载: 3

查看: 5801

有限状态机 verilog hdl

技术资料  从零开始学CPLD和Verilog.HDL编程技术

从零开始学CPLD和Verilog.HDL编程技术

https://www.eeworm.com/dl/875904.html

下载: 9

查看: 7204

Verilog CPLD

技术资料  Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf

资料->【C】嵌入系统->【C2】IC设计与FPGA->【3】其它->【Verilog HDL、VHDL、硬件描述语言】->Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf

https://www.eeworm.com/dl/880631.html

下载: 2

查看: 3017

Verilog Synthesis Practical

搜索结果

按分类筛选

嵌入式/单片机编程  16个常用HDL编码打包上传包括记数器

其他书籍  四位密码锁,用HDL硬件语言实现

技术资料  基于Verilog-HDL的交通灯控制器设计

技术资料  电子书-RTL Design Style Guide for Verilog HDL540页

技术资料  XILINX大学合作教材-Verilog+HDL程序设计与实践

技术资料  USB2.0 IP核,ASIC,FPGA可用,Verilog HDL源代码

技术资料  使用Verilog-HDL设计2位-16进制计数器

技术资料  有限状态机和可综合风格的Verilog HDL

技术资料  从零开始学CPLD和Verilog.HDL编程技术

技术资料  Verilog 语言综合实践入门 Verilog HDL Synthesis A Practical Primer.pdf