搜索：hDl - 虫虫下载站

技术资料  空间对接装置通用算法的FPGA实现

本文简述空间对接的基本概念，对空间对接装置中的通用算法，包括预处理、自动门限和隔点差分的FPGA 实现进行了详尽的分析，对VHDL 与Verilog HDL 两种硬件描述语言的区别加以

https://www.eeworm.com/dl/930103.html

下载: 4

查看: 1030

FPGA 对接实现

行业应用文档  I2C总线串行数据接口的Verilog 实现

本文介绍了I2C总线规范，并根据该规范对I2C进行模块化设计，用Verilog HDL 语言对每个模块进行具体描述，并通过模块之间的调用，基本实现了I2C的主机从机的发送和接收功能。关

https://www.eeworm.com/dl/509/12157.html

下载: 55

查看: 1141

Verilog I2C 总线串行数据

技术资料  I2C总线串行数据接口的Verilog 实现

本文介绍了I2C总线规范，并根据该规范对I2C进行模块化设计，用Verilog HDL 语言对每个模块进行具体描述，并通过模块之间的调用，基本实现了I2C的主机从机的发送和接收功能。关

https://www.eeworm.com/dl/885715.html

下载: 3

查看: 7164

Verilog 总线

技术资料  基于SoC的红外图像数据通道设计

2005年全国单片机与嵌入式系统学术交流会论文，本文用三层结构的逻辑描述方式描述了红外数据通道的构架和设计，并给出了上述核心部分状态机的HDL（硬件描述语言）描述及其仿真结果。

https://www.eeworm.com/dl/949091.html

下载: 7

查看: 3810

2005 描述

技术资料  FPGA串口通信

FPGA实现RS-232串口收发的仿真过程（Quartus+Synplify+ModelSim）(2007-09-11 12:17:37) 结合FPGA的开发流程，主要走了以下几步： 1. 文本程序输入（Verilog HDL） 2. 功能仿真（ModelSim，查看逻辑功能是否正确，要写一个Test Bench）

https://www.eeworm.com/dl/980452.html

下载: 1

查看: 3830

FPGA 串口通信

Mentor Creating Safe State Machines(Mentor)

&nbsp; Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...

https://www.eeworm.com/dl/Mentor/21526.html

下载: 165

查看: 1190

Creating Machines Mentor State

可编程逻辑  Creating Safe State Machines(Mentor)

&nbsp; Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptabl ...

https://www.eeworm.com/dl/kbcluoji/40149.html

下载: 134

查看: 1064

Creating Machines Mentor State

其他  文通过ALTERA公司的quartus II软件

文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止、保持显示和清除。 ...

https://www.eeworm.com/dl/534/388528.html

下载: 101

查看: 1063

quartus ALTERA 软件

教程  FPGA使用

第一讲：Quartus II 安装及工程建立。第二讲：Verilog HDL语言的运用及仿真。第三讲：原理图方式编程及IP核调用。第四讲：程序下载。

https://www.eeworm.com/dl/513318.html

下载: 1

查看: 19

FPGA

技术资料  基于FPGA的AD转换控制器设计

采用FPGA器件EPlC12实现了对A／D转换芯片AD7822的实时采样控制，并将采集的数据暂存到SEAM中以备后续处理。整个设计在QuartusIl环境下，采用Veriiog HDL语言描述，给出了硬件电路连接、硬件内部逻辑设计以及测试波形，可用于模拟信号的高速实时采集。 ...

https://www.eeworm.com/dl/978802.html

下载: 10

查看: 451

FPGA AD转换

搜索结果

按分类筛选