搜索：fpga uart - 虫虫下载站

嵌入式/单片机编程  《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例

《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例

https://www.eeworm.com/dl/647/300031.html

下载: 126

查看: 1128

VHDL/FPGA/Verilog 基于FPGA的直接数字频率合成器的设计与实现.

基于FPGA的直接数字频率合成器的设计与实现.

https://www.eeworm.com/dl/663/300482.html

下载: 118

查看: 1163

FPGA 数字频率合成器

VHDL/FPGA/Verilog 高效结构的多输入浮点乘法器在FPGA上的实现

高效结构的多输入浮点乘法器在FPGA上的实现

https://www.eeworm.com/dl/663/302104.html

下载: 87

查看: 1123

FPGA 输入浮点乘法器

VHDL/FPGA/Verilog 利用FPGA的V4开发板制作的电子表

利用FPGA的V4开发板制作的电子表，采用VHDL语言编写

https://www.eeworm.com/dl/663/309008.html

下载: 79

查看: 1063

FPGA 开发板电子表

VHDL/FPGA/Verilog 基于CPLD/FPGA的SPI控制的IP核的实现spi_master

基于CPLD/FPGA的SPI控制的IP核的实现spi_master

https://www.eeworm.com/dl/663/310436.html

下载: 99

查看: 1124

spi_master CPLD FPGA SPI

VHDL/FPGA/Verilog 并行转串行的VHDL描述：基于FPGA的SPI发送模块的设计

并行转串行的VHDL描述：基于FPGA的SPI发送模块的设计

https://www.eeworm.com/dl/663/311220.html

下载: 152

查看: 1157

VHDL FPGA SPI 并行

matlab例程  分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点

分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点，然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim 中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 ...

https://www.eeworm.com/dl/665/314983.html

下载: 117

查看: 1139

Simulink Builder MATLAB FPGA

VHDL/FPGA/Verilog VHDL源码其中“music_rom”使用FPGA厂商提供的工具生成的

VHDL源码其中“music_rom”使用FPGA厂商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的这些文件。另外，我们还希望实现以下功能： * 播放音乐时，在ROM的结尾处暂停 * "fullnote"值为0时，表示静音所以我们将原来的程序的最后一行从 ...

https://www.eeworm.com/dl/663/316266.html

下载: 32

查看: 1143

music_rom VHDL FPGA 源码

VHDL/FPGA/Verilog 高级FPGA 教学实验平台实验指导书－嵌入式系统设计

高级FPGA 教学实验平台实验指导书－嵌入式系统设计

https://www.eeworm.com/dl/663/325844.html

下载: 105

查看: 1092

FPGA 教学实验实验指导书嵌入式系统设计

VHDL/FPGA/Verilog 一些FPGA接口电路的例子很有用的大家看看啊

一些FPGA接口电路的例子很有用的大家看看啊

https://www.eeworm.com/dl/663/328761.html

下载: 143

查看: 1154

FPGA 接口电路家

搜索结果

按分类筛选