搜索结果
找到约 431 项符合
ddr 的查询结果
按分类筛选
- 全部分类
- 技术资料 (258)
- VHDL/FPGA/Verilog (40)
- 可编程逻辑 (14)
- 学术论文 (13)
- 教程资料 (9)
- 其他 (8)
- VIP专区 (8)
- PCB相关 (7)
- DSP编程 (6)
- 嵌入式综合 (6)
- 单片机编程 (5)
- 其他书籍 (5)
- 微处理器开发 (5)
- 系统设计方案 (4)
- 软件设计/软件工程 (4)
- 教程资料 (3)
- Linux/Unix编程 (3)
- 书籍 (2)
- 通讯/手机编程 (2)
- 技术教程 (2)
- Internet/网络编程 (2)
- 嵌入式/单片机编程 (2)
- 单片机开发 (2)
- 软件 (1)
- VHDL/Verilog/EDA源码 (1)
- 电源技术 (1)
- 电路图 (1)
- 行业应用文档 (1)
- 加密解密 (1)
- 开关电源 (1)
- 仿真技术 (1)
- 存储器技术 (1)
- 操作系统开发 (1)
- EDA相关 (1)
- XILINX FPGA开发软件 (1)
- 电子书籍 (1)
- 压缩解压 (1)
- 文件格式 (1)
- 技术管理 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 嵌入式Linux (1)
- J2ME (1)
- 并行计算 (1)
嵌入式/单片机编程 《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
《ALTERA FPGA/CPLD高级篇》高速DDR存储器数据接口设计实例
VHDL/FPGA/Verilog 这个设计是使用Virtex-4实现DDR的控制器的
这个设计是使用Virtex-4实现DDR的控制器的，设计分为三个主要模块：Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。
技术资料 基于FPGA的DDR3SDRAM控制器设计及实现简介
该文档为基于FPGA的DDR3SDRAM控制器设计及实现简介资料，讲解的还不错，感兴趣的可以下载看看…………………………
技术资料 DDR3U JEDEC 官方标准文档 JESD79-3-2.pdf
DDR3U JEDEC 官方标准文档
技术资料 DDR2的时钟线应该比数据线长还是短呢
DDR2的时钟线应该比数据线长还是短呢，讨论DDR设计方法。
仿真技术 MPC8379E与DDR2之间的PCB布线及仿真设计
研究了MPC8379E处理器的相关资料和DDR2的特性，以及它们之间PCB布线的规则和仿真设计。由于MPC8379E和DDR2都具有相当高的工作频率，所以他们之间的走线必须满足高速PCB布线规则，还要结合实际系统中的层叠、阻抗等，采取特殊布线方法。本文使用EDA工具Cadence仿真设计了DDR2拓扑结构和信号完整性。
...
技术资料 Altera_cyclone III -DDR2-USB3.0 开发套件光盘资料新
Altera_cyclone III -DDR2-USB3.0(CYUSB3014) 开发套件光盘资料 程序实例 硬件参考设计
技术资料 TMS320DM646x-DMSoC-DDR2存储控制器用户指南
深入解析TMS320DM646x-DMSoC-DDR2存储控制器的用户指南，基于最新的DDR2标准设计，为开发者提供详尽的技术参数和配置示例。无论是初学者还是经验丰富的工程师，都能从中获取宝贵的实践指导，提升系统性能与稳定性。
教程资料 ISE_IP核创建教程及DDR3_ip核使用注意事项
ISE_IP核创建教程及DDR3_ip核使用注意事项
可编程逻辑 ISE_IP核创建教程及DDR3_ip核使用注意事项
ISE_IP核创建教程及DDR3_ip核使用注意事项