搜索结果
找到约 176 项符合
clk 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用FPGA实现了RS232异步串行通信
用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。 ...
VHDL/FPGA/Verilog SOPC实验--自定义PWM组件:以带一个Avalon Slave 接口的PWM 组件为例
SOPC实验--自定义PWM组件:以带一个Avalon Slave 接口的PWM 组件为例，说明如何自定义组件。，一个Avalon Slave 接口可以有clk、chipselect、address、read、readdata、write 及writedata 等信号，但这些信号都不是必需的。
一、功能
我们要实现的PWM 组件具有以下功能：
1． PWM 的周期可改，用period 寄存器存储；
2． PWM ...
VHDL/FPGA/Verilog -- DESCRIPTION : Shift register -- Type : univ -- Width : 4 -- Shift direction: right/left (right
-- DESCRIPTION : Shift register
-- Type : univ
-- Width : 4
-- Shift direction: right/left (right active high)
--
-- CLK active : high
-- CLR active : high
-- CLR type : synchronous
-- SET active : high
-- SET type : synchronous
-- LOAD active : high
-- CE active : high
-- SERIAL input : SI ...
VHDL/FPGA/Verilog 移位乘法器的输入为两个4位操作数a和b
移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1.
乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法：
1. 被乘数和乘数的高位补0，扩展成8位。
2. 乘法依次向右移位，并检查其最低 ...
单片机开发 电子秒表的设计 1、用系统8253定时器提供的55ms定时单位
电子秒表的设计 1、用系统8253定时器提供的55ms定时单位，设计秒表定时程序。 2、有关系统定时方法： PC机系统中的8253定时器0工作于方式3，外部提供一个时钟作为CLK信号, 频率：f=1.1931816MHz。 定时器0输出方波的频率:fout=1.1931816/65536=18.2Hz。 输出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中断 ...
VHDL/FPGA/Verilog 设计一个八层楼房自动电梯控制器
设计一个八层楼房自动电梯控制器，用八个 LED显示电梯行进过程，并有数码管显示电梯当前所在楼层位置，在每层电梯入口处设有请求按钮开关，请求按钮按下则相应楼层的LED 亮。
用 CLK脉冲控制电梯运动，每来一个 CLK脉冲电梯升（降）一层。电梯到达有请求的楼层后，该层次的指示灯灭，电梯门打开（开门指示灯亮），开门 5 ...
其他 设计一个6层楼房自动电梯控制器
设计一个6层楼房自动电梯控制器，用6个 LED显示电梯行进过程，并有数码管显示电梯当前所在楼层位置，在每层电梯入口处设有请求按钮开关，请求按钮按下则相应楼层的LED 亮。
用 CLK脉冲控制电梯运动，每来一个 CLK脉冲电梯升（降）一层。电梯到达有请求的楼层后，该层次的指示灯灭，电梯门打开（开门指示灯亮），开门 5 秒 ...
单片机开发 本程序主要通过外部中断INT0及3.3端口读取PS2键盘值并通过LCD1602显示
本程序主要通过外部中断INT0及3.3端口读取PS2键盘值并通过LCD1602显示，键扫描码的解码通过数组方式解码，程序的解码功能主要针对数字及大小写字母和常用标点符号
硬件描述：PS2键盘的时钟线（clk）接89S51的INT0（P3.2）,数据线data接（P3.3）
LCD的控制端口分别为： RS = P2^7，RW = P2^6，EP = P2^5，数据端口为P0，液 ...
VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器
这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7
VHDL/FPGA/Verilog 实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；