搜索：cPLD - 虫虫下载站

VHDL/FPGA/Verilog 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S

一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。（1）倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。（2）顺计时 ...

https://www.eeworm.com/dl/663/341927.html

下载: 94

查看: 1177

其他书籍  FPGA/CPLD 初级教程适合与初学者

FPGA/CPLD 初级教程适合与初学者

https://www.eeworm.com/dl/542/342577.html

下载: 24

查看: 1049

VHDL/FPGA/Verilog 利用VHDL实现CPLD（EMP240T100C5）的PWM输出

利用VHDL实现CPLD（EMP240T100C5）的PWM输出

https://www.eeworm.com/dl/663/343792.html

下载: 177

查看: 1061

VHDL/FPGA/Verilog 利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出

利用VHDL实现CPLD（EPM240T100C5）的VGA屏幕输出

https://www.eeworm.com/dl/663/343795.html

下载: 179

查看: 1058

VHDL/FPGA/Verilog 利用VHDL实现CPLD（EPM240T100C5）的串口接收程序

利用VHDL实现CPLD（EPM240T100C5）的串口接收程序

https://www.eeworm.com/dl/663/343797.html

下载: 74

查看: 1023

VHDL/FPGA/Verilog 利用VHDL实现CPLD（EPM240T100C5）的串口发送程序

利用VHDL实现CPLD（EPM240T100C5）的串口发送程序

https://www.eeworm.com/dl/663/343798.html

下载: 147

查看: 1103

单片机开发  利用Verilig编写CPLD读写EEPROM（74LC21）程序

利用Verilig编写CPLD读写EEPROM（74LC21）程序

https://www.eeworm.com/dl/648/343804.html

下载: 117

查看: 1145

系统设计方案  MAX II CPLD具有灵活的可编程接口

MAX II CPLD具有灵活的可编程接口，合并了分立的FLASH存储器件，能快速和容易地配置FPGA，DSP，ASIC等。本中文手册将让用户对CPLD有一个宏观的认识。

https://www.eeworm.com/dl/678/343908.html

下载: 180

查看: 1036

VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过.

dp_xiliux 的 CPLD Verilog设计实验,7个LED演示.代码测试通过.

https://www.eeworm.com/dl/663/344454.html

下载: 77

查看: 1051

VHDL/FPGA/Verilog dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.

dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过.

https://www.eeworm.com/dl/663/344455.html

下载: 111

查看: 1038

搜索结果

按分类筛选