搜索结果

找到约 1,024 项符合 Xilinx-XUPV 的查询结果

通信网络 千兆以太网SOPC系统的实现

网络正在成为当今社会通用通信的骨干力量,现代化的设备迫切需要解决如何简洁高速的接入问题。涉及了基于FPGA 的嵌入式技术。简要介绍了使用Xilinx 的EDK 和ISE 等工具的设计流程和设计实现支持TCP/ IP 协议的10M/ 100M/ 1000M以太网SOPC 系统的工程实例,并对涉及的关键技术进行了说明,列出了实物系统的指标测试结果。关键词 ...
https://www.eeworm.com/dl/564/33880.html
下载: 31
查看: 1046

嵌入式综合 一种片上系统复位电路的设计

设计了一种片上系统(SoC)复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态,采用多级D触发器进行滤波提升抗干扰能力,并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时,完成了可测性设计(DFT)。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号,并 ...
https://www.eeworm.com/dl/566/34584.html
下载: 70
查看: 1051

嵌入式综合 基于OpenBus系统的FPGA嵌入式设计与实现

随着FPGA技术的发展,FPGA设计已不再只是硬件电路的设计,而是包含处理器、外围组件和接口逻辑在内的完整数字系统,同时在处理器中编程完成嵌入式代码的FPGA“软”设计。与传统的主要基于硬件描述语言进行FPGA设计开发不同,本文在电路设计软件Altium Designer开发环境下,结合Xilinx公司的ISE设计软件,在Altium ...
https://www.eeworm.com/dl/566/35057.html
下载: 154
查看: 1035

嵌入式综合 用于Xilinx FPGA的Maxim参考设计

MAX8686 25A Buck稳压器
https://www.eeworm.com/dl/566/35670.html
下载: 138
查看: 1037

嵌入式综合 基于AXI总线的MicroBlaze双核SoPC系统设计

目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控.
https://www.eeworm.com/dl/566/35760.html
下载: 149
查看: 1088

嵌入式综合 XAPP996-双处理器参考设计套件

This is the Xilinx Dual Processor Reference Designs suite. The designs illustrate a few differentdual-core architectures based on the MicroBlaze™ and PowerPC™ processors. The designsillustrate various concepts described in the Xilinx White Paper WP262 titled, “DesigningMultiproce ...
https://www.eeworm.com/dl/566/35817.html
下载: 137
查看: 1035

ARM 基于Virtex5的PCI接口电路

PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI SIG联合成立的Arapahoe Work Group共同草拟并推举成取代PCI总线标准的下一代标准。PCI Express利用串行的连接特点能轻松将数据传输速度提到一个很高的频率,达到远远超出PCI总线的传输速率。一个PCI Express连接可以被配置成x1,x2,x4,x8,x12,x16和x32的数据 ...
https://www.eeworm.com/dl/553/36639.html
下载: 47
查看: 1058

技术书籍 无线通信FPGA设计_田耘

《无线通信FPGA设计》以Xilinx公司的FPGA开发平台为基础,综合FPGA和无线通信技术两个方向,通过大量的FPGA开发实例,较为详尽地描述了无线通信中常用模块的原理和实现流程,包括数字信号处理基础、数字滤波器、多速率信号处理、数字调制与解调、信道编码、系统同步、自适应滤波算法、最佳接收机,以及WCDMA系统的关键技术 ...
https://www.eeworm.com/dl/537/36794.html
下载: 188
查看: 1078

C/C++语言编程 lcd计数显示程序

library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all; entity counter is  &n ...
https://www.eeworm.com/dl/503/37338.html
下载: 137
查看: 1071

开发工具 如何仿真IP核(建立modelsim仿真库完整解析)

  IP核生成文件:(Xilinx/Altera 同)   IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块 ...
https://www.eeworm.com/dl/550/37748.html
下载: 185
查看: 1041