搜索结果

找到约 19,007 项符合 Wincc 7.0 的查询结果

书籍 语言图形界面设计

一个程序如果不好看,使用的人一定不爽,会有视觉疲劳。因此一个功能强大且界面漂亮、易于操作的软件才是人们真正需要的软件。 本书每一课以一个实际制作图形的任务完成教学工作,不仅提高了编程的辅助技术技能,学习Photoshop的使用方法,还可以进入图形设计的大门。 一般学习编程的书很少有对如何设计程序 ...
https://www.eeworm.com/dl/518775.html
下载: 1
查看: 40

技术资料 FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+

FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。ADC 模块型号为 AN9238,最大采样率 65Mhz,精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来,我们可以用更加直观的方式观察波形,是一个数字示波器雏形 ...
https://www.eeworm.com/dl/744756.html
下载: 4
查看: 9605

技术资料 FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件

FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写,VGA 视频显示等例程,本实验将 SD 卡里的 BMP 图片读出,写入到外部存储器,再通过 VGA、LCD 等显示。本实验如果通过液晶屏 ...
https://www.eeworm.com/dl/744758.html
下载: 7
查看: 7733

技术资料 IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module

IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:module i2c_dri    #(      parameter   SLAVE_ADDR = 7'b1010000   ,  //EEPROM从机地址      parameter   CLK_FREQ   = 26'd50_000_000, //模块输入的时钟频率 ...
https://www.eeworm.com/dl/745257.html
下载: 3
查看: 7858

技术资料 FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartu

FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input            &n ...
https://www.eeworm.com/dl/747442.html
下载: 2
查看: 2801

技术资料 基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明

基于FPGA设计的字符VGA  LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中,再从ROM 中把转换后的数据读取出来显示到 VGA 上,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input        &n ...
https://www.eeworm.com/dl/747447.html
下载: 3
查看: 5619

技术资料 基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明 FPGA

基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。module top( input                       clk, input                  &n ...
https://www.eeworm.com/dl/747453.html
下载: 1
查看: 4273

技术资料 FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和数码管显示

FPGA Verilog HDL设计温度传感器ds18b20温度读取并通过lcd1620和8位LED数码管显示的QUARTUS II 12.0工程文件,包括完整的设计文件.V源码,可以做为你的学习及设计参考。module ds18b20lcd1602display ( Clk, Rst,      DQ,   //18B20数据端口 Txd,  //串口发送端口 LCD_Data, //lcd LCD ...
https://www.eeworm.com/dl/828916.html
下载: 8
查看: 9482

技术资料 spi 通信的master部分使用的verilog语言实现

spi 通信的master部分使用的verilog语言实现,可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);    input rstb,clk,mlb,start;    input [7:0] tdat;  //transmit data    input [1:0] cdiv;  //clock divider input din; ou ...
https://www.eeworm.com/dl/829126.html
下载: 1
查看: 851

技术资料 verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型

verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型//`timescale 1ns/1psmodule I2C_slv (input [6:0] slv_id,input       RESET,input       scl_i,      //I2C clkinput       sda_i,      //I2C data ini ...
https://www.eeworm.com/dl/829144.html
下载: 8
查看: 5879