搜索：Verilog HDL - 虫虫下载站

技术资料  FPGA的VGA显示

基于Verilog实现的FPGA VGA显示方案，包含小球弹射动画逻辑，可直接用于教学或嵌入式显示项目，经过多个实际开发场景验证，具备良好的稳定性与兼容性。

https://www.eeworm.com/dl/1003752.html

下载: 3

查看: 62

FPGA Verilog VGA显示数字电路设计

技术资料  FPGA中控制LED灯

基于Verilog实现的FPGA控制LED灯方案，代码简洁易懂，可直接用于开发板验证。适用于数字电路入门与硬件控制实践，经过多个项目测试，稳定性高。

https://www.eeworm.com/dl/1004320.html

下载: 2

查看: 27

FPGA Verilog LED控制数字电路

技术资料  基于FPGA频率计设计

本文主要介绍了基于FPGA 的简易多量程频率计的设计，使用硬件描述语言verilog来实现对硬件的控制，在软件ISE上实现编程的编译综合，在系统时钟48Mhz下可正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对Verilog程序做了仿真，并完成了综合布局布线，通过ISE下载到 ...

https://www.eeworm.com/dl/990709.html

下载: 1

查看: 94

FPGA Verilog 频率计 ISE

其他书籍  这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序

这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序，用verilog实现，ise7.1，不知道这里可不可以上传硬件的程序~

https://www.eeworm.com/dl/542/198751.html

下载: 185

查看: 1254

pci-wishbone xilinx 16450 fpga

技术资料  fpga开发攻略

从基础逻辑设计到实际应用，循序渐进讲解FPGA开发全流程。涵盖Verilog/VHDL语法、时序分析与硬件优化技巧，适合初学者快速上手并深入掌握可编程逻辑设计核心技能。

https://www.eeworm.com/dl/1000512.html

下载: 3

查看: 38

FPGA Verilog VHDL 硬件开发

技术资料  基于FPGA的DDS设计

基于FPGA实现的直接数字频率合成器，采用Verilog硬件描述语言构建，具备高精度频率调节与低相位噪声特性，适用于通信和信号处理领域，可快速集成至开发项目中。

https://www.eeworm.com/dl/1003035.html

下载: 1

查看: 45

FPGA DDS Verilog 数字频率合成

技术资料  fifo+uart

基于Verilog实现的FIFO与UART发送模块，采用24位数据输入，通过串口稳定传输至PC。支持异步FIFO设计，符合UART通信标准，适用于嵌入式系统数据传输场景。

https://www.eeworm.com/dl/1005074.html

下载: 2

查看: 67

FIFO UART Verilog 异步通信

技术资料  基于FPGA信号发生器

基于FPGA实现的DDS信号发生器，采用Verilog编写，具备高精度频率控制和稳定输出特性，适用于通信测试与嵌入式系统开发，可直接用于生产环境的硬件设计中。

https://www.eeworm.com/dl/1005247.html

下载: 1

查看: 15

FPGA DDS 信号发生器 Verilog

ALTERA FPGA开发软件  Synplify.Pro.v7.6.rar

Synplify Pro是一个高级综合工具。其高级综合能力可以使你看到HDL代码在各种器件（FPGA/Structed ASIC/cell-based ASIC）上实现结果而无须对代码作任何修改。从而选择最合适的方式来实现它，或选择最合适的供应商。最主要的功能还是FPGA综合。 ...

https://www.eeworm.com/dl/552/12860.html

下载: 138

查看: 1139

Synplify Pro

VHDL/FPGA/Verilog FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库第二章调用Xilinx CORE-Generato

FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库第二章调用Xilinx CORE-Generator 第三章使用Synplify.Pro综合HDL和内核第四章综合后的项目执行第五章不同类型结构的仿真

https://www.eeworm.com/dl/663/298710.html

下载: 78

查看: 1132

Modelsim Xilinx gt CORE-Generato

搜索结果

按分类筛选

技术资料  FPGA的VGA显示

技术资料  FPGA中控制LED灯

技术资料  基于FPGA频率计设计

其他书籍  这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序

技术资料  fpga开发攻略

技术资料  基于FPGA的DDS设计

技术资料  fifo+uart

技术资料  基于FPGA信号发生器

ALTERA FPGA开发软件  Synplify.Pro.v7.6.rar

VHDL/FPGA/Verilog FPGA设计全流程：Modelsim>>Synplify.Pro>>ISE 第一章 Modelsim编译Xilinx库第二章调用Xilinx CORE-Generato