搜索：Verilog HDL - 虫虫下载站

技术资料  BDM COLDFIRE

bdm verilog 底层驱动部分，很好用，非常不错的

https://www.eeworm.com/dl/975502.html

下载: 5

查看: 627

COLDFIRE

技术资料  uart

这个是verilog 串口传输文档，已经过测试

https://www.eeworm.com/dl/980035.html

下载: 6

查看: 3409

uart

技术资料  编写高效率的test bench

关于verilog程序的验证测试代码，有效仿真

https://www.eeworm.com/dl/981784.html

下载: 4

查看: 2200

技术资料  流水灯

用 Verilog编写的流水灯程序，已经波形仿真。

https://www.eeworm.com/dl/981894.html

下载: 4

查看: 7583

流水灯

技术资料  ram 源码

用verilog 编写的双端口RAM的源程序

https://www.eeworm.com/dl/982179.html

下载: 9

查看: 6108

源码

技术资料  IIC总线源码

IIC总线源码，供参考，可用已调试 verilog

https://www.eeworm.com/dl/983299.html

下载: 3

查看: 6049

总线源码

单片机开发  一个关于热敏打印机时序的仿真程序,能够应用于大多数的热敏打印机中,实现了打印数据的并转串.使用Verilog编写,在Modsim下编译通过.并有最终的仿真波形.

一个关于热敏打印机时序的仿真程序,能够应用于大多数的热敏打印机中,实现了打印数据的并转串.使用Verilog编写,在Modsim下编译通过.并有最终的仿真波形.

https://www.eeworm.com/dl/648/308901.html

下载: 150

查看: 1129

Verilog Modsim 热敏打印机时序

嵌入式综合  U盘SoC的设计与实现

设计和实现了U盘SoC。本系统包括USB CORE和已验证过的CPU核、Nandflash、UDC_Control等模块，模块间通过总线进行通信。其中USB CORE为本文设计的重点，用Verilog HDL语言实现，同时并为此设计搭建了功能完备的Modelsim仿真环境，进行了仿真验证。 ...

https://www.eeworm.com/dl/566/34971.html

下载: 169

查看: 1077

SoC U盘

测试测量  基于FPGA的数据采集系统设计

设计了一个基于FPGA的数据采集系统，并用Verilog HDL语言作为描述语言实现了对TLC0820的采样控制和FPGA的数据处理等过程的控制，以Xilinx ISE 9.1i软件为平台，进行了设计输入、分析与综合、仿真与验证等过程仿真实现了这一系统。

https://www.eeworm.com/dl/544/41776.html

下载: 177

查看: 1123

FPGA 数据采集系统设计

VHDL/FPGA/Verilog 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告 ...

https://www.eeworm.com/dl/663/368560.html

下载: 97

查看: 1347

分计时数字

搜索结果

按分类筛选