搜索：Verilog HDL - 虫虫下载站

技术资料  基于verilog的数字时钟

用fpga实现数字时钟的设计，精度高，但有待完善！

https://www.eeworm.com/dl/965859.html

下载: 7

查看: 8198

verilog

技术资料  加法器verilog代码

代码是用verilog编写的加法器的源代码，有进位选择，连波进位，还有进位跳跃多种方法描述全加器

https://www.eeworm.com/dl/968812.html

下载: 8

查看: 3655

verilog 加法器代码

技术资料  vhdl与verilog的不同

vhdl与verilog的不同，非常清楚的说明

https://www.eeworm.com/dl/969204.html

下载: 2

查看: 5187

verilog vhdl

技术资料  Verilog数码管显示

Verilog工程开发简要流程，开发环境为Quartus，实现了四个拨码开关输入，数码管显示对应的16进制字符。

https://www.eeworm.com/dl/970286.html

下载: 4

查看: 1139

Verilog 数码管

技术资料  verilog语言数字钟

实现数字钟多种功能，计时，报时，闹钟等多种功能.

https://www.eeworm.com/dl/973076.html

下载: 2

查看: 514

verilog 数字钟

技术资料  8选1的verilog

8选1单元的源代码，其中包括源代码，测试代码以及波形图

https://www.eeworm.com/dl/977137.html

下载: 4

查看: 9713

verilog

技术资料  可综合的Verilog语法

可综合的Verilog语法（剑桥大学，影印），希望对大家有用

https://www.eeworm.com/dl/978695.html

下载: 7

查看: 8314

Verilog

技术资料  verilog 4*4矩阵键盘

用verilog实现4*4矩阵键盘。将ROW[3:0]设为输入，COL[3:0]设为输出。如果没有任何键被按下，则ROW[3:0]一直被上拉为高电平。只有当有键被按下，且COL[3:0]中有低电平输出，ROW[3:0]中才有可能有低电平输入，也可说是被动地输入。

https://www.eeworm.com/dl/978960.html

下载: 7

查看: 5737

verilog 矩阵键盘

技术资料  da_ad Verilog 程序

基于Verilog 的ADC0809和DAC0832程序，可以用于测试这两个芯片是否能正常工作。同时通过数码管显示出当前电位器的电压

https://www.eeworm.com/dl/981534.html

下载: 9

查看: 7481

Verilog da_ad 程序

技术资料  VERILOG硬件描述语言

本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计也很有帮助。本书是Verilog HDL的初级读本，适用于作为计算机、电子、电气及自控等专业相关课程的教材，也可供有 ...

https://www.eeworm.com/dl/982427.html

下载: 10

查看: 4330

VERILOG 硬件描述语言

搜索结果

按分类筛选

技术资料  基于verilog的数字时钟

技术资料  加法器verilog代码

技术资料  vhdl与verilog的不同

技术资料  Verilog数码管显示

技术资料  verilog语言数字钟

技术资料  8选1的verilog

技术资料  可综合的Verilog语法

技术资料  verilog 4*4矩阵键盘

技术资料  da_ad Verilog 程序

技术资料  VERILOG硬件描述语言