搜索：Verilog - 虫虫下载站

教程资料  基于QUARTUSII软件实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信源码

基于QUARTUSII软件实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信\r\n所用语言位verilog HDL

https://www.eeworm.com/dl/fpga/doc/18141.html

下载: 135

查看: 1314

其他  通俗的介绍了ise的使用方法

通俗的介绍了ise的使用方法，对vhdl和verilog开发的初学者来说是不错的选择

https://www.eeworm.com/dl/534/141481.html

下载: 128

查看: 1070

ise

Windows CE dds设计

dds设计，花了一个星期做的,verilog写的，可生成多种波形，频率范围可上M,性能不错。

https://www.eeworm.com/dl/674/202744.html

下载: 152

查看: 1045

dds

VHDL/FPGA/Verilog 在quaters下写的比较数的大小输出

在quaters下写的比较数的大小输出，verilog语言写的，具有状态机和存储器

https://www.eeworm.com/dl/663/228929.html

下载: 169

查看: 1071

quaters 比较输出

微处理器开发  这是一篇关于8位RISC CPU设计的文章

这是一篇关于8位RISC CPU设计的文章，其中包含了用Verilog语言编写的CPU内核程序

https://www.eeworm.com/dl/655/241378.html

下载: 86

查看: 1070

RISC CPU 8位

VHDL/FPGA/Verilog i2c slave,这个是I2CBUS接收端的源代码

i2c slave,这个是I2CBUS接收端的源代码，由VERILOG写成，经过综合和调试

https://www.eeworm.com/dl/663/271190.html

下载: 161

查看: 1099

I2CBUS slave i2c 接收端

VHDL/FPGA/Verilog 有两个

有两个，一个用VHDL编写的I2C，一个Verilog hdl语言编写的

https://www.eeworm.com/dl/663/309257.html

下载: 161

查看: 1023

其他  用LSFR实现计数功能

用LSFR实现计数功能，可以减少对寄存器和少一个加法器，涉及verilog的人来说

https://www.eeworm.com/dl/534/387959.html

下载: 37

查看: 1106

LSFR

VHDL/Verilog/EDA源码  FPGA实现的PCI控制器源程序

用Verilog语言编写的PCI通信协议代码，经过工程测试，程序完全能够顺利识别出PCI板卡！

https://www.eeworm.com/dl/511266.html

下载: 1

查看: 82

FPGA PCI 控制器源程序

技术资料  XHDL转化小工具

VERILOG 和 VHDL相互转化的工具，经过验证，确实好用，传上来大家共享，如果感觉好就下载吧

https://www.eeworm.com/dl/868747.html

下载: 2

查看: 1243

VERILOG VHDL EXCHANGE

搜索结果

按分类筛选