搜索：Verilog - 虫虫下载站

技术教程  夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)

夏宇闻译_Verilog_HDL数字设计与综合_夏宇闻译(第二版)

https://www.eeworm.com/dl/509451.html

下载: 12

查看: 62

技术资料  FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+

FPGA采样AD9238数据并通过VGA波形显示例程 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。ADC 模块型号为 AN9238，最大采样率 65Mhz，精度为12 位。实验中把 AN9238 的 2 路输入以波形方式在 HDMI 上显示出来，我们可以用更加直观的方式观察波形，是一个数字示波器雏形 ...

https://www.eeworm.com/dl/744756.html

下载: 8

查看: 9751

fpga ad9238

技术资料  FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件

FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。本实验如果通过液晶屏 ...

https://www.eeworm.com/dl/744758.html

下载: 13

查看: 7936

fpga

技术资料  华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料: FPGA技巧Xilinx.p

华为FPGA设计规范 VERILOG约束编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar ...

https://www.eeworm.com/dl/745241.html

下载: 11

查看: 3223

华为 fpga verilog

技术资料  基于QuartusII的LCD1602-Verilog 源代码可以直接应用于FPGA开发板

基于QuartusII的LCD1602-Verilog 源代码，可以直接应用于FPGA开发板。

https://www.eeworm.com/dl/834084.html

下载: 6

查看: 7464

quartusii lcd

技术资料  《从零开始学CPLD和Verilog HDL编程技术》李建清 32M 265页

CPLD(复杂可编程逻辑器件)在数字电子技术领域中的应用越来越广泛，尤其适合于新产品的开发与小批量生产，因此深受广大工程技术人员喜爱。本书定位于让初学者从零起步，轻松学会CPLD的系统设计技术。本书以ALTERA公司的系列芯片为目标载体，简要分析了可编程逻辑器件的结构和特点，以及相应开发软件的使用方法，同时，还用大 ...

https://www.eeworm.com/dl/847479.html

下载: 4

查看: 4437

cpld verilog hdl 编程

技术资料  由ISE开发的FPGA工程文件，显示相关，包括视频接口，用Verilog开发，可以参考学习

由ISE开发的FPGA工程文件，显示相关，包括视频接口，用Verilog开发，可以参考学习

https://www.eeworm.com/dl/860543.html

下载: 9

查看: 8063

ISE FPGA

VHDL/FPGA/Verilog 这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.

https://www.eeworm.com/dl/663/128465.html

下载: 162

查看: 1165

verilog 1394 cpld 控制

VHDL/FPGA/Verilog 能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算

能综合的YCrCb2RGB模块（verilog)_采用3级流水线,用fpga做小数运算，还有就是流水线技术

https://www.eeworm.com/dl/663/135715.html

下载: 135

查看: 1101

YCrCb2RGB verilog fpga 模块

VHDL/FPGA/Verilog D触发器的设计主要用在时序电路中。所用语言为Verilog HDL.

D触发器的设计主要用在时序电路中。所用语言为Verilog HDL.

https://www.eeworm.com/dl/663/147617.html

下载: 74

查看: 1374

Verilog HDL D触发器时序电路

搜索结果

按分类筛选