搜索：Verilog - 虫虫下载站

verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位

https://www.eeworm.com/dl/663/388867.html

下载: 29

查看: 1174

output look-ahead summation carryout

VHDL/FPGA/Verilog verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient

verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder

https://www.eeworm.com/dl/663/388882.html

下载: 147

查看: 1118

input Dividend Quotient verilog

VHDL/FPGA/Verilog verilog写的39阶通带为20KHz的半带fir滤波器

verilog写的39阶通带为20KHz的半带fir滤波器，经测试正确。

https://www.eeworm.com/dl/663/418565.html

下载: 171

查看: 1122

verilog KHz fir 20

单片机开发  基于摩托罗拉单片机MC68HC11E的SPI总线的verilog实现

基于摩托罗拉单片机MC68HC11E的SPI总线的verilog实现

https://www.eeworm.com/dl/648/419785.html

下载: 64

查看: 1105

verilog 11E SPI MC

VHDL/FPGA/Verilog 简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

https://www.eeworm.com/dl/663/466956.html

下载: 119

查看: 1097

Verilog HDL IC设计核心技术

通讯/手机编程  用verilog实现fir滤波器,实现了一个8阶的fir滤波器

用verilog实现fir滤波器,实现了一个8阶的fir滤波器

https://www.eeworm.com/dl/527/487818.html

下载: 69

查看: 1327

fir verilog 滤波器 8阶

搜索结果

按分类筛选

VHDL/FPGA/Verilog 实现十字路口简单交通灯的verilog hdl源代码,可以实现

VHDL/FPGA/Verilog 适用于FPGA初学者,一个流水灯的程序,用VERILOG语言写的.

嵌入式/单片机编程  关于通信原理课程设计中HDB3编解码的一个VERILOG源代码

VHDL/FPGA/Verilog verilog实践 11wolf 3.22 跑马灯,一秒钟移位一次

VHDL/FPGA/Verilog verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu

VHDL/FPGA/Verilog verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient

VHDL/FPGA/Verilog verilog写的39阶通带为20KHz的半带fir滤波器

单片机开发  基于摩托罗拉单片机MC68HC11E的SPI总线的verilog实现

VHDL/FPGA/Verilog 简弘伦：Verilog HDL IC设计核心技术实例详解源代码,更新版本

通讯/手机编程  用verilog实现fir滤波器,实现了一个8阶的fir滤波器