搜索结果

找到约 55,897 项符合 Verilog实现 的查询结果

VHDL/FPGA/Verilog verilog 和VHDL实现的can总线接口代码

verilog 和VHDL实现的can总线接口代码
https://www.eeworm.com/dl/663/487618.html
下载: 100
查看: 1033

VHDL/FPGA/Verilog 是数字信号处理的FPGA实现中所有程序(书中为VHDL)的verilog代码

是数字信号处理的FPGA实现中所有程序(书中为VHDL)的verilog代码,很好,很有用
https://www.eeworm.com/dl/663/488920.html
下载: 143
查看: 1086

VHDL/FPGA/Verilog 基于VHDL(verilog)语言的UART的设计与实现。全面模仿AVR的UART功能

基于VHDL(verilog)语言的UART的设计与实现。全面模仿AVR的UART功能,与AVR直接实现接口调试。资料全面完整。
https://www.eeworm.com/dl/663/492323.html
下载: 171
查看: 1099

技术资料 基于FPGA实现的1553B编解码Verilog源代码简介

该文档为基于FPGA实现的1553B编解码Verilog源代码简介资料,讲解的还不错,感兴趣的可以下载看看…………………………
https://www.eeworm.com/dl/744163.html
下载: 6
查看: 2974

技术资料 用FPGA实现SRAM读写控制的Verilog代码讲解

该文档为用FPGA实现SRAM读写控制的Verilog代码讲解资料,讲解的还不错,感兴趣的可以下载看看…………………………
https://www.eeworm.com/dl/744476.html
下载: 9
查看: 8944

技术资料 spi 通信的master部分使用的verilog语言实现

spi 通信的master部分使用的verilog语言实现,可以做为你的设计参考。module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);    input rstb,clk,mlb,start;    input [7:0] tdat;  //transmit data    input [1:0] cdiv;  //clock divider input din; ou ...
https://www.eeworm.com/dl/829126.html
下载: 1
查看: 851

技术资料 Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控//制器,10个bit是1位起始位,8个数据位,1个结束//位。串口的波特律 ...
https://www.eeworm.com/dl/829839.html
下载: 7
查看: 6435

技术资料 Verilog HDL 自动售票机的实现

Verilog HDL 自动售票机的实现,适合感兴趣的学习者学习.
https://www.eeworm.com/dl/833165.html
下载: 9
查看: 9769

技术资料 图像处理的中值滤波器使用verilog开发环境编程实现

图像处理的中值滤波器,使用verilog开发环境编程实现。适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
https://www.eeworm.com/dl/834052.html
下载: 4
查看: 7441

技术资料 关于SPI串口的内核实现(分别使用verilog和vhdl语言描述的)

关于SPI串口的内核实现(分别使用verilog和vhdl语言描述的),适合感兴趣的学习者学习,可以提高自己的能力,大家可以多交流哈
https://www.eeworm.com/dl/834086.html
下载: 4
查看: 7312