搜索结果
找到约 55,897 项符合
Verilog实现 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (350)
- 学术论文 (137)
- 技术资料 (42)
- VIP专区 (36)
- 教程资料 (33)
- 其他嵌入式/单片机内容 (23)
- 其他 (19)
- 嵌入式/单片机编程 (18)
- 单片机开发 (16)
- 可编程逻辑 (15)
- 加密解密 (13)
- 通讯/手机编程 (11)
- 微处理器开发 (10)
- VHDL/Verilog/EDA源码 (10)
- 串口编程 (9)
- 源码 (8)
- 汇编语言 (6)
- 教程资料 (5)
- 其他书籍 (4)
- 编译器/解释器 (4)
- 并行计算 (4)
- 操作系统开发 (4)
- 系统设计方案 (4)
- 技术书籍 (3)
- 单片机编程 (3)
- 嵌入式综合 (3)
- 软件设计/软件工程 (3)
- 软件工程 (3)
- DSP编程 (3)
- 中间件编程 (3)
- 开发工具 (2)
- 数学计算 (2)
- Internet/网络编程 (2)
- 家庭/个人应用 (2)
- 其他文档 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Mentor (1)
- 通信网络 (1)
- 无线通信 (1)
- 实用工具 (1)
- 测试测量 (1)
- EDA相关 (1)
- *行业应用 (1)
- 数据结构 (1)
- 通讯编程文档 (1)
- USB编程 (1)
- 电子书籍 (1)
- 压缩解压 (1)
- 数据库系统 (1)
- 书籍源码 (1)
- 其他行业 (1)
- VC书籍 (1)
- Linux/Unix编程 (1)
- 文章/文档 (1)
- 教程 (1)
- 应用设计 (1)
- 其他 (1)
VHDL/FPGA/Verilog verilog HDL实现先进先出栈
verilog HDL实现先进先出栈，不含测试文件
VHDL/FPGA/Verilog 用Verilog语言实现信号发生器
用Verilog语言实现信号发生器，包括AM，FM,PM，ASK,PSK,FSK调制。
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述
基于Verilog-HDL的硬件电路的实现
9.1 简单的可编程单脉冲发生器
9.1.1 由系统功能描述时序关系
9.1.2 流程图的设计
9.1.3 系统功能描述
9.1.4 逻辑框图
9.1.5 延时模块的详细描述及仿真
9.1.6 功能模块Verilog-HDL描述的模块化方法
9.1.7 输入检测模块的详细描述及仿真
9.1.8 计 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.
基于Verilog-HDL的硬件电路的实现
9.2 具有LCD显示单元的可编程单脉冲发生器
9.2.1 LCD显示单元的工作原理
9.2.2 显示逻辑设计的思路与流程
9.2.3 LCD显示单元的硬件实现
9.2.4 可编程单脉冲数据的BCD码化
9.2.5 task的使用方法
9.2.6 for循环语句的使用方法
9.2.7 二进制数转换BCD码 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用
基于Verilog-HDL的硬件电路的实现
9.3 脉冲计数与显示
9.3.1 脉冲计数器的工作原理
9.3.2 计数模块的设计与实现
9.3.3 parameter的使用方法
9.3.4 repeat循环语句的使用方法
9.3.5 系统函数$random的使用方法
9.3.6 脉冲计数器的Verilog-HDL描述
9.3.7 特定脉冲序列的发生
9.3.8 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现
基于Verilog-HDL的硬件电路的实现
9.4 脉冲频率的测量与显示
9.4.1 脉冲频率的测量原理
9.4.2 频率计的工作原理
9.4.3 频率测量模块的设计与实现
9.4.4 while循环语句的使用方法
9.4.5 门控信号发生模块的设计与实现
9.4.6 频率计的Verilog-HDL描述
9.4.7 频率计的硬件实现 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.5 脉冲周期的测量与显示 9.5.1 脉冲周期的测量原理 9.5.2 周期计的工作原理 9.5.3 周期测量模块的设计与实现
基于Verilog-HDL的硬件电路的实现
9.5 脉冲周期的测量与显示
9.5.1 脉冲周期的测量原理
9.5.2 周期计的工作原理
9.5.3 周期测量模块的设计与实现
9.5.4 forever循环语句的使用方法
9.5.5 disable禁止语句的使用方法
9.5.6 时标信号发生模块的设计与实现
9.5.7 周期计的Verilog-HDL描述 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.6 脉冲高电平和低电平持续时间的测量与显示 9.6.1 脉冲高电平和低电平持续时间测量的工作原理 9.6.2 高低电平持续时间测量模
基于Verilog-HDL的硬件电路的实现
9.6 脉冲高电平和低电平持续时间的测量与显示
9.6.1 脉冲高电平和低电平持续时间测量的工作原理
9.6.2 高低电平持续时间测量模块的设计与实现
9.6.3 改进型高低电平持续时间测量模块的设计与实现
9.6.4 begin声明语句的使用方法
9.6.5 initial语句和always语句 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图
基于Verilog-HDL的硬件电路的实现
9.7 步进电机的控制
9.7.1 步进电机驱动的逻辑符号
9.7.2 步进电机驱动的时序图
9.7.3 步进电机驱动的逻辑框图
9.7.4 计数模块的设计与实现
9.7.5 译码模块的设计与实现
9.7.6 步进电机驱动的Verilog-HDL描述
9.7.7 编译指令-"宏替换`define"的使用 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9
基于Verilog-HDL的硬件电路的实现
9.8 基于256点阵的汉字显示
9.8.1 单个静止汉字显示的设计原理及其仿真实现
9.8.2 单个静止汉字显示的硬件实现
9.8.3 多个静止汉字显示的设计原理及其硬件实现
9.8.4 单个运动汉字显示的设计原理及其硬件实现
9.8.5 多个运动汉字显示的设计原理及其硬件实现 ...