搜索结果
找到约 6,041 项符合
VHDL-CPLD 的查询结果
VHDL/FPGA/Verilog 利用VHDL实现CPLD（EPM240T100C5）的串口接收程序
利用VHDL实现CPLD（EPM240T100C5）的串口接收程序
VHDL/FPGA/Verilog 利用VHDL实现CPLD（EPM240T100C5）的串口发送程序
利用VHDL实现CPLD（EPM240T100C5）的串口发送程序
VHDL/FPGA/Verilog 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计
本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设
计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数
（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可
通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使
用的电路，并在 ModelSim 上进行验证。 ...
其他书籍 VHDL在CPLD和FPGA设计中的应用,期刊论文
VHDL在CPLD和FPGA设计中的应用,期刊论文，讲述复杂逻辑器件的语言用法
VHDL/FPGA/Verilog 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。
通讯编程文档 用vhdl做得CPLD静态两位数码管扫描 显示“10”两位数码管公用段选
用vhdl做得CPLD静态两位数码管扫描
显示“10”两位数码管公用段选
系统设计方案 本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器
本文介绍一种以CPLD[1]为核心、以VHDL[2]为开发工具的时间控制器，该控制器不仅具有时间功能，而且具有定时器功能，能在00：00～23：59之间任意设定开启时间和关闭时间，其设置方便、灵活，广泛应用于路灯、广告灯箱、霓虹灯等处的定时控制。 ...
VHDL/FPGA/Verilog CPLD与8051的总线接口VHDL源码
CPLD与8051的总线接口VHDL源码
单片机开发 ALTEA EPM7128 CPLD的用于控制三维步进电机的VHDL源代码
ALTEA EPM7128 CPLD的用于控制三维步进电机的VHDL源代码
DSP编程 DaVinci HD CPLD Firmware Resources 这是TI原装开发板DM6467原理图的 CPLD的VHDL代码
DaVinci HD CPLD Firmware Resources
这是TI原装开发板DM6467原理图的 CPLD的VHDL代码，是Spectrum Digital, Inc刚开发出来的！
CPLD Firmware Project
CPLD Firmware Project (Version 6).